1. 다음 논리식 중 나머지 셋과 다른 하나는?
2. 반도체의 pn 접합에서 발생하는 현상에 대한 설명으로 옳지 않은 것은?
3. 다음과 같은 J-K 플립플롭을 이용한 회로에서 XY 입력이 11, 10으로 순차적으로 들어갈 경우 Q의 변화는? (단, Q의 현재값은 1이다)
4. 다음 회로에서 전체 전압이득 (vout/vin)의 절대값을 10으로 만들기 위한 저항 R1[Ω]은? (단, 전압원과 연산증폭기는 이상적이다.)
5. 차동증폭기의 특성에 대한 설명으로 옳지 않은 것은?
6. 다음 카르노맵을 간략화하여 나타낸 논리식은?
7. RL 직렬회로에서 전원 v(t)를 인가하였을 때 회로에 흐르는 전류 i(t)가 그림과 같이 측정되었다. 이 때 R[Ω] 및 L[mH]의 값으로 가장 가까운 것은? (순서대로 R, L)
8. 그림은 CMOS로 구성된 하나의 디지털 논리회로이다. 이 회로의 출력 Y는?
9. 다음 회로에서 정전압이 유지되는 상태에서 허용될 수 있는 최소부하저항 RL(min)[kΩ] 및 최대부하전류 IL(max)[mA]는? (단, 제너무릎전류 IZK=2[mA], 제너최대전류 IZM=100[mA], RS=2[kΩ]이고, 제너임피던스는 무시한다.) (순서대로 RL(min), IL(max))
10. 그림 (가)와 그림 (나)를 이용하여 그림 (다)의 전류값 I[A]를 구하면? (단, N은 전원을 포함한 임의의 저항회로이다)
11. 그림은 변압기와 브리지 다이오드를 사용한 정류회로이다. 입력 신호 vin을 인가하였을 때, vx의 파형으로 옳은 것은? (단, 변압기와 다이오드들은 모두 이상적이다.)
12. 다음 회로에서 입력전류 II와 부하전류 IL사이의 전류비(IL/II가 10이 되도록 하는 저항 R[kΩ]은? (단, 연산증폭기는 이상적이다)
13. 증가형 MOSFET에서 반전층(inversion layer)의 전하와 전기적으로 같은 극성을 가지는 것은?
14. RLC회로의 공진에 대한 설명으로 옳지 않은 것은?
15. 300 [Hz]에서 4,300 [Hz]까지의 주파수 대역과 신호 대 잡음비(SNR)가 255인 통신 링크에서 얻을 수 있는 최대 채널용량[kbps]은?
16. 수정발진기에 대한 설명으로 옳지 않은 것은?
17. 다음 전압증폭회로의 입력전압 vin과 출력전압 vout사이의 소신호 전압이득 vout/vin은?
(단, M1의 소신호 등가회로는 이다.)
18. 10초 길이의 어떤 아날로그 신호가 디지털컴퓨터에 압축 없이 저장되는 과정에서 8,000 [Hz]로 샘플링 되고, 샘플 당 8비트를 사용하여 파일로 저장된다면, 최종 저장된 파일의 크기[bits]는? (단, 아날로그에서 디지털로 변환된 데이터 이외의 부가정보는 무시한다)
19. 다음 BJT 증폭기의 소신호 전압 증폭률이 증가하는 경우가 아닌 것은?
20. 다음 회로에서 입력신호 vin이 가해질 때 얻어지는 출력 vout의 파형은? (단, VCC=5[V], VEE=0[V], R1=1[kΩ], R2=1[kΩ]이고, CD,on=0.7[V]이다.)