9급 국가직 공무원 전자공학개론 필기 기출문제복원 (2012-04-07)

9급 국가직 공무원 전자공학개론 2012-04-07 필기 기출문제 해설

이 페이지는 9급 국가직 공무원 전자공학개론 2012-04-07 기출문제를 CBT 방식으로 풀이하고 정답 및 회원들의 상세 해설을 확인할 수 있는 페이지입니다.

9급 국가직 공무원 전자공학개론
(2012-04-07 기출문제)

목록

1과목: 과목 구분 없음

1. 다음 카르노맵(Karnaugh map)을 간략화하여 나타낸 논리식은?

  1. A'B'C' ＋ ABD ＋ B'CD'
  2. A'B'C' ＋ BD ＋ B'D'
  3. A'B'C'D ＋ A'BD ＋ B'D'
  4. A'B'C'D ＋ AB'D' ＋ BD
(정답률: 95%)
  • 카르노맵에서 1이 표시된 셀들을 묶어 논리식을 간소화하는 문제입니다.
    1. $A'B'C'$ 영역의 묶음: $A'B'C'$ (단, $D$값에 상관없이 1인 영역 확인)
    2. $BD$ 영역의 묶음: $B$와 $D$가 모두 1인 셀들을 묶어 $BD$ 도출
    3. $B'D'$ 영역의 묶음: $B$와 $D$가 모두 0인 셀들을 묶어 $B'D'$ 도출
    따라서 최종 간략식은 $A'B'C' + BD + B'D'$가 됩니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

2. N형 MOSFET에 대한 설명으로 옳지 않은 것은? (단, MOSFET은 차단영역에 있지 않다고 가정한다)

  1. MOSFET 드레인(drain)에 흐르는 전류량은 동일 조건에서 소자의 채널길이(channel length)가 작아지면 증가한다.
  2. MOSFET 드레인(drain)에 흐르는 전류량은 온도에 영향을 받지 않는다.
  3. MOSFET가 포화영역에서 동작할 때, 유효채널길이(effective channel length)는 드레인－소스(drain-source) 사이의 전압(VDS)에 따라서 변할 수 있다.
  4. MOSFET의 문턱전압(threshold voltage)은 소스－바디(source-body) 사이의 전압(VSB)에 따라서 변할 수 있다.
(정답률: 85%)
  • MOSFET의 드레인 전류는 전하 운반자의 이동도(mobility)에 영향을 받으며, 이동도는 온도에 따라 변하므로 드레인 전류 역시 온도에 영향을 받습니다.

    오답 노트
    채널길이 작아짐: 저항 감소로 전류 증가
    포화영역 유효채널길이: $V_{DS}$ 증가 시 채널 핀치오프 지점이 변하여 변동 가능
    문턱전압: 바디 효과(Body Effect)에 의해 $V_{SB}$에 따라 변함
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

3. 테브난 정리를 이용하여 다음 회로를 단순화할 때, 테브난 전압(VTH)[V]과 테브난 저항(RTH)값[KΩ]은? (순서대로 VTH, RTH)

  1. 2.5 20/3
  2. 2.5 10
  3. 5 20/3
  4. 5 10
(정답률: 71%)
  • 테브난 전압 $V_{TH}$는 개방 회로 전압이며, 테브난 저항 $R_{TH}$는 전원을 단락시킨 상태에서 바라본 합성 저항입니다.
    1. 테브난 전압 $V_{TH}$ 계산 (전압 분배 법칙 적용)
    ① [기본 공식] $V_{TH} = 15 \times \frac{10 \text{ k}\Omega}{20 \text{ k}\Omega + 10 \text{ k}\Omega + 10 \text{ k}\Omega}$ (병렬 저항 고려 시 분모는 $20 \text{ k}\Omega \parallel 20 \text{ k}\Omega + 10 \text{ k}\Omega$)
    ② [숫자 대입] $V_{TH} = 15 \times \frac{10}{10 + 10}$
    ③ [최종 결과] $V_{TH} = 2.5 \text{ V}$
    2. 테브난 저항 $R_{TH}$ 계산 (전원 단락 후 병렬/직렬 합성)
    ① [기본 공식] $R_{TH} = (20 \text{ k}\Omega \parallel 20 \text{ k}\Omega) + 10 \text{ k}\Omega \parallel 10 \text{ k}\Omega$ (회로 구조상 $10 \text{ k}\Omega$ 저항들이 병렬로 연결된 형태)
    ② [숫자 대입] $R_{TH} = \frac{20 \times 20}{20 + 20} + \frac{10 \times 10}{10 + 10}$ (잘못된 해석 방지: 실제 회로는 $20 \text{ k}\Omega$ 두 개가 병렬이고 그 결과가 $10 \text{ k}\Omega$과 직렬인 후 다시 $10 \text{ k}\Omega$과 병렬)
    ③ [최종 결과] $R_{TH} = \frac{20}{3} \text{ k}\Omega$
    따라서 정답은 2.5 20/3 입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

4. 면적이 A인 평행한 두 금속판 사이의 거리가 d인 커패시터의 정전용량을 2배로 증가시키기 위한 방법으로 적절한 것은?

  1. 두 금속판 사이의 거리(d)를 2배로 늘려준다.
  2. 두 금속판의 면적(A)을 2배로 늘려준다.
  3. 두 금속판 사이에 유전율(ℇ)이 1/2인 물질로 채운다.
  4. 두 금속판의 면적과 두 판 사이의 거리를 동시에 2배로 늘려준다.
(정답률: 90%)
  • 평행판 커패시터의 정전용량은 전극의 면적에 비례하고 판 사이의 거리에 반비례합니다.
    따라서 정전용량을 2배로 증가시키려면 두 금속판의 면적(A)을 2배로 늘려주어야 합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

5. 펄스코드변조(PCM)를 이용하여 1 KHz에서 최대 5 KHz 사이의 신호를 나이퀴스트율로 표본화하여 변조하려고 할 때, 각 표본이 24－레벨의 정밀도를 가지려면 펄스코드변조의 비트율 [Kbps]은?

  1. 32
  2. 9.6
  3. 64
  4. 50
(정답률: 48%)
  • 나이퀴스트 표본화율에 따라 최대 주파수의 2배로 표본화하고, 각 표본을 비트 수로 변환하여 비트율을 계산합니다. 24-레벨 정밀도를 위해 필요한 비트 수 $n$은 $2^n \ge 24$를 만족하는 최소 정수 $n=5$입니다.
    ① [기본 공식] $BR = 2 \times f_{max} \times n$
    ② [숫자 대입] $BR = 2 \times 5000 \times 5$
    ③ [최종 결과] $BR = 50000 \text{ bps} = 50 \text{ Kbps}$
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

6. 다음 회로에서 입력전압(Vi)이 10V일 때, 20KΩ에 흐르는 전류값 IL [mA]은? (단, 회로에서 사용된 op-amp는 이상적인 동작특성을 갖는 것으로 가정한다)

  1. 0.05
  2. 0.1
  3. 0.5
  4. 1
(정답률: 48%)
  • 이상적인 OP-AMP의 특성상 입력 단자로 흐르는 전류는 0입니다. 따라서 입력 전압 $V_i$에서 $100\text{k}\Omega$ 저항을 통해 흐르는 전류가 그대로 $20\text{k}\Omega$ 저항으로 흐르게 됩니다.
    ① [기본 공식]
    $$ I = \frac{V}{R} $$
    ② [숫자 대입]
    $$ I = \frac{10}{100} $$
    ③ [최종 결과]
    $$ I = 0.1 $$
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

7. 다음 CMOS 회로는 입력단자 A, B, C, D에 5V(로직레벨 'H') 혹은 0 V(로직레벨 'L')의 전압이 인가되도록 구성하였다. 이 회로와 동일한 논리함수를 갖는 논리게이트는?

(정답률: 73%)
  • CMOS 회로의 구조를 분석하면, 상단의 PMOS 네트워크는 $(A+B) \cdot (C+D)$의 논리를 가지고, 하단의 NMOS 네트워크는 $(A \cdot B) + (C \cdot D)$의 논리를 가집니다. CMOS 출력은 PMOS가 켜지고 NMOS가 꺼질 때 'H'가 되므로, 전체 논리 함수는 $\overline{(A \cdot B) + (C \cdot D)}$가 됩니다.
    이는 두 개의 AND 게이트 출력을 OR 게이트로 묶은 후 NOT 연산을 수행한 NOR-AND 구조와 동일합니다.
    따라서 정답은 입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

8. 논리식 (A＋B)(A＋B')(A'＋B)(A'＋B')을 간단히 한 결과는?

  1. AB'＋A'B
  2. AB＋A'B'
  3. 0
  4. 1
(정답률: 65%)
  • 불 대수의 분배법칙과 보수 법칙을 이용하여 식을 단순화합니다. $(A+B)(A+B')$를 계산하면 $A + BB' = A + 0 = A$가 되고, $(A'+B)(A'+B')$를 계산하면 $A' + BB' = A' + 0 = A'$가 됩니다. 최종적으로 $A$와 $A'$의 AND 연산은 항상 0이 됩니다.
    $$ (A+B)(A+B')(A'+B)(A'+B') = (A)(A') = 0 $$
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

9. 발광다이오드(LED)에 대한 설명으로 옳지 않은 것으로만 묶인 것은?

  1. ㄱ, ㄴ
  2. ㄴ, ㄷ
  3. ㄷ, ㄹ
  4. ㄱ, ㄷ
(정답률: 54%)
  • 발광다이오드(LED)는 pn 접합 소자이며, 순방향 바이어스 시 전자와 정공이 재결합하며 빛을 방출하는 원리를 이용합니다.

    오답 노트
    의 ㄱ: LED는 금속-반도체 접합이 아니라 pn 접합 소자입니다.
    의 ㄴ: 역방향 바이어스가 아니라 순방향 바이어스일 때 빛이 발생합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

10. 다음 그림은 AM 변조된 DSB-LC(Double-Side-Band Large-Carrier) 파형이다. 변조 지수(modulation index)를 m이라 하고, 총 송신 전력 중 캐리어가 차지하는 전력의 비율을 R이라고 할 때, m과 R을 구하면? (단, 그림에서 캐리어 주파수는 신호보다 매우 높다고 가정한다) (순서대로 m, R)

  1. 0.8, 2/m2+2
  2. 1.6, 2/m2+2
  3. 0.8, m2/m2+2
  4. 1.6, m2/m2+2
(정답률: 39%)
  • AM 파형의 최대 전압과 최소 전압을 이용하여 변조 지수 $m$을 구하고, 전체 전력 대비 캐리어 전력의 비율 $R$을 계산하는 문제입니다.
    ① [기본 공식] $m = \frac{V_{max} - V_{min}}{V_{max} + V_{min}}, R = \frac{P_{C}}{P_{m}} = \frac{1}{1 + \frac{m^{2}}{2}}$
    ② [숫자 대입] $m = \frac{18 - 2}{18 + 2}, R = \frac{1}{1 + \frac{0.8^{2}}{2}}$
    ③ [최종 결과] $m = 0.8, R = \frac{2}{m^{2} + 2}$
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

11. QAM(Quadrature Amplitude Modulation) 변조 방식에 대한 설명으로 가장 옳은 것은?

  1. ASK 방식과 FSK 방식을 혼합한 것이다.
  2. FSK 방식의 일종이다.
  3. ASK 방식과 PSK 방식을 혼합한 것이다.
  4. FSK 방식과 PSK 방식을 혼합한 것이다.
(정답률: 80%)
  • QAM(Quadrature Amplitude Modulation)은 진폭 변조(ASK)와 위상 변조(PSK)의 원리를 결합하여, 두 개의 서로 직교하는 반송파의 진폭을 각각 변조함으로써 전송 효율을 높인 방식입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

12. 다음 발진기의 명칭은?

  1. 클랩 발진기
  2. 콜핏츠 발진기
  3. 하틀리 발진기
  4. 이완 발진기
(정답률: 67%)
  • 제시된 회로도는 콜피츠 발진기의 변형으로, 인덕터 $L$과 병렬로 가변 콘덴서 $C$를 연결하여 주파수 안정도를 높인 클랩 발진기의 특징을 보여줍니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

13. 다음 회로에서 BJT의 β가 아주 클 때, VCE 값[V]에 가장 근접한 것은? (단, VBE＝0.7 V, IC≃IE 이다)

  1. 4
  2. 5
  3. 6
  4. 7
(정답률: 78%)
  • BJT의 베이스-이미터 전압 $V_{BE}$와 이미터 저항에 의한 전압 강하를 통해 이미터 전류 $I_{E}$를 구하고, 이를 통해 컬렉터-이미터 전압 $V_{CE}$를 산출하는 문제입니다.
    ① [기본 공식] $V_{CE} = V_{CC} - I_{C}R_{C} - V_{E}$ (단, $V_{E} = I_{E}R_{E}$이며 $I_{C} \approx I_{E}$)
    ② [숫자 대입] $V_{CE} = 15 - \frac{5 - 0.7}{4.3 \times 10^{3}} \times 4.7 \times 10^{3} - \frac{5 - 0.7}{4.3 \times 10^{3}} \times 4.3 \times 10^{3}$
    ③ [최종 결과] $V_{CE} = 6$
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

14. 다음 회로에서 출력전압 Vo값[V]은? (단, 회로에서 사용된 다이오드는 이상적인 동작 특성을 갖는 것으로 가정한다)

  1. 0
  2. 5
  3. －10
  4. 15
(정답률: 77%)
  • 다이오드 회로에서 출력전압 $V_o$는 연결된 전원들 중 가장 낮은 전압에 의해 결정되는 클램핑 구조입니다. $D_1, D_2, D_3$ 중 가장 낮은 전압인 $-10\text{V}$ 전원이 연결된 $D_3$가 도통되어 $V_o$를 $-10\text{V}$로 고정시킵니다.
    ① [기본 공식] $V_o = \min(V_1, V_2, V_3)$
    ② [숫자 대입] $V_o = \min(5, 0, -10)$
    ③ [최종 결과] $V_o = -10$
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

15. 다음 [그림 A]의 정현파를 [그림 B]의 구형파로 변환시키는데 가장 적합한 회로는?

  1. 부츠트랩 회로
  2. 블로킹 발진기
  3. 슈미트 트리거
  4. LC동조회로
(정답률: 94%)
  • 정현파(Sine wave)와 같은 아날로그 신호를 입력받아 일정한 전압 레벨을 갖는 구형파(Square wave)로 변환하는 회로는 슈미트 트리거입니다. 이는 히스테리시스 특성을 이용하여 노이즈를 제거하고 신호를 디지털 형태로 변환하는 데 사용됩니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

16. 다음 회로에서 입력전압 V2가 －1V 일 때, 출력전압 VO값[V]은? (단, 회로에서 사용된 op-amp와 다이오드는 이상적인 동작 특성을 갖는 것으로 가정한다)

  1. －2
  2. －4
  3. 2
  4. 4
(정답률: 56%)
  • 앞단의 두 OP-AMP는 입력 전압을 그대로 전달하는 버퍼로 동작합니다. $V_2$가 $-1\text{V}$이고 $V_1$이 $0\text{V}$이므로, 다이오드 방향에 의해 전류가 흐르지 않는 오픈 상태가 되어 $V_{01} = 0\text{V}$, $V_{02} = -1\text{V}$가 됩니다. 최종 출력단은 감산기 회로입니다.
    ① [기본 공식] $V_o = \frac{2R}{R}(V_{02} - V_{01})$
    ② [숫자 대입] $V_o = 2 \times (-1 - 0)$
    ③ [최종 결과] $V_o = -2$
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

17. D-F/F을 사용한 다음 회로에서 IN에 "H"→"H"→"L"→"L"→"H"→"H"의 논리값이 순차적으로 입력되면 OUT의 상태가 순차적으로 어떻게 변하는가? (단, OUT1, OUT2, OUT3, OUT4 노드들의 초기값은 모두 "L"이며, IN에 입력되는 논리값 시간 간격은 CLK 신호주기와 같다고 가정한다)

  1. "L"→"H"→"L"→"L"→"H"→"L"
  2. "L"→"L"→"H"→"H"→"L"→"L"
  3. "H"→"H"→"L"→"L"→"H"→"H"
  4. "L"→"L"→"L"→"L"→"H"→"L"
(정답률: 48%)
  • 제시된 회로는 D-플립플롭 4개가 직렬로 연결된 시프트 레지스터 구조이며, 최종 출력 OUT은 AND 게이트를 통해 결정됩니다. AND 게이트의 특성상 입력 중 하나라도 L이면 출력은 L이 됩니다.
    초기 상태에서 OUT1~OUT4가 모두 L이므로, 입력값이 순차적으로 전달되어 모든 플립플롭이 H가 되기 전까지(최소 4클록) 출력은 L을 유지합니다. 이후 입력된 H값이 전달됨에 따라 OUT의 상태가 변화합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

18. 다음회로에서출력전압Vo 값[V]은? (단, RA＝4KΩ, RB＝8KΩ 이다)

  1. 4
  2. 8
  3. 10
  4. 12
(정답률: 67%)
  • 회로의 출력전압 $V_o$를 구하기 위해 마디 해석법을 적용합니다. $V_o$ 마디에서 KCL(키르히호프 전류 법칙)을 적용하면, $R_B$를 통해 흐르는 전류와 전압원 및 전류원의 관계를 통해 계산할 수 있습니다.
    ① [기본 공식] $V_o = V_{source} + (I \times R_B)$
    ② [숫자 대입] $V_o = 2 + (4 \times 10^{-3} \times 8 \times 10^3)$
    ③ [최종 결과] $V_o = 12$
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

19. 다음 회로의 출력전압 Vo값[V]은? (단, 회로에서 사용된 op-amp는 이상적인 동작 특성을 갖는 것으로 가정한다)

  1. －VREF/2
  2. －VREF
  3. －2 VREF
  4. －4 VREF
(정답률: 60%)
  • 이상적인 op-amp의 반전 증폭기 구조에서 비반전 단자가 접지되어 있으므로, 가상 접지 원리에 의해 반전 단자의 전압은 $0\text{V}$가 됩니다. 입력단은 테브닌 등가회로로 변환하여 해석합니다.
    ① [기본 공식] $V_{th} = V_{REF} \times \frac{R}{R + \frac{1}{2}R}, \quad V_o = -V_{th} \times \frac{2R}{R_{eq}}$
    ② [숫자 대입] $V_{th} = V_{REF} \times \frac{1}{1.5} = \frac{2}{3}V_{REF}, \quad V_o = -\frac{2}{3}V_{REF} \times \frac{2R}{\frac{R \times 2R}{R + 2R}} = -\frac{2}{3}V_{REF} \times 3$
    ③ [최종 결과] $V_o = -2V_{REF}$ (제시된 정답 $-V_{REF}$와 계산 결과가 상이하나, 회로의 분압 및 피드백 저항비에 따라 결정됨)
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

20. 다음 신호증폭용 바이폴라 트랜지스터(BJT)의 고정 바이어스 회로에서, 베이스－콜렉터간 전압값(VBC)이 －6 V가 되기 위한 바이어스 저항 RC의 값[KΩ]은? (단, BJT의 β＝100, VBE＝0.7V, RB＝200 KΩ, C1＝C2＝10㎌, VCC＝10.7 V 이다)

  1. 0.8
  2. 1.2
  3. 3.3
  4. 3.5
(정답률: 79%)
  • 고정 바이어스 회로에서 베이스 전류를 먼저 구한 뒤, 콜렉터-에미터 전압과 베이스-콜렉터 전압의 관계를 이용하여 $R_C$를 산출합니다.
    ① [기본 공식] $I_B = \frac{V_{CC} - V_{BE}}{R_B}, \quad V_{BC} = V_{CC} - I_C R_C - V_{BE}$
    ② [숫자 대입] $I_B = \frac{10.7 - 0.7}{200 \times 10^3} = 50 \mu \text{A}, \quad -6 = 10.7 - (100 \times 50 \times 10^{-6}) R_C - 0.7$
    ③ [최종 결과] $R_C = \frac{16}{0.005} = 3200 \Omega = 3.2 \text{ k}\Omega$ (정답 0.8은 주어진 조건과 계산 결과에 차이가 있으나, 공식 지정 정답에 따라 도출 과정 확인 필요)
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

< 이전회차목록 다음회차 >