반도체설계산업기사 필기 기출문제복원 (2016-05-08)

반도체설계산업기사
(2016-05-08 기출문제)

목록

1과목: 반도체공학

1. 과대전류에 대한 보호용으로 사용되는 다이오드는?

  1. 제너 다이오드
  2. 터널 다이오드
  3. 리드 다이오드
  4. 본드형 다이오드
(정답률: 76%)
  • 제너 다이오드는 과대전류에 대한 보호용으로 사용되는 다이오드입니다. 이는 제너 다이오드가 전류가 일정 수준 이상으로 증가할 때, 내부적으로 발생하는 열에 의해 전류를 제한하는 특성을 가지고 있기 때문입니다. 따라서 과대전류가 발생할 경우, 제너 다이오드는 전류를 제한하여 회로를 보호합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

2. 반도체 공정에서 산화막 공정의 목적과 거리가 먼 것은?

  1. 표면 유전성(surface dielectric) 효과
  2. 표면 안정화(surface passivation) 효과
  3. 이온주입 및 불순물 확산공정에 대한 마스킹(selective masking) 효과
  4. 저온증착(Low Temperature Chemical Vapor Deposition) 효과
(정답률: 70%)
  • 산화막 공정의 목적은 반도체 소자의 표면을 보호하고 전기적 특성을 개선하기 위한 것입니다. 이에 따라 표면 유전성과 안정화 효과, 그리고 이온주입 및 불순물 확산공정에 대한 마스킹 효과는 산화막 공정에서 중요한 역할을 합니다. 반면, 저온증착 효과는 산화막 공정과는 거리가 먼 효과입니다. 저온증착은 새로운 층을 형성하기 위해 기판 위에 화학물질을 증착시키는 공정으로, 산화막 공정과는 다른 목적을 가지고 있습니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

3. 바이폴라 트랜지스터 존재하는 접합은?

  1. 베이스(Base) - 소스(Source) 접합
  2. 이미터(Emitter) - 드레인(Drain) 접합
  3. 컬렉터(Collector) - 베이스(Base) 접합
  4. 이미터(Emitter) - 컬렉터(Collector) 접합
(정답률: 70%)
  • 바이폴라 트랜지스터는 NPN과 PNP 두 개의 접합이 결합된 구조를 가지고 있습니다. 이 중에서도 컬렉터(Collector) - 베이스(Base) 접합은 바이폴라 트랜지스터에서 가장 중요한 부분 중 하나입니다. 이 접합은 컬렉터 쪽에 P형 반도체, 베이스 쪽에 N형 반도체가 위치하고 있으며, 전류의 흐름을 제어하는 역할을 합니다. 컬렉터 쪽에서 전류가 흐르면 베이스 쪽으로 전하가 이동하여 베이스 쪽에서도 전류가 흐르게 됩니다. 이렇게 전류가 흐르는 것을 바탕으로 바이폴라 트랜지스터는 전기 신호를 증폭하거나 스위칭하는 등의 역할을 수행합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

4. 바이폴라 트랜지스터에서 이미터-베이스 접합에 순방향 바이어스, 컬렉터-베이스 접합에 순방향 바이어스 전압을 걸었을 때의 트랜지스터의 동작 상태는?

  1. 활성 상태
  2. 포화 상태
  3. 차단 상태
  4. 역활성 상태
(정답률: 70%)
  • 바이폴라 트랜지스터에서 이미터-베이스 접합에 순방향 바이어스를 걸면, 베이스 영역에 전자가 유입되어 베이스-컬렉터 접합에서 전류가 흐르게 됩니다. 이때, 컬렉터-베이스 접합에도 순방향 바이어스를 걸면, 컬렉터 영역에서도 전자가 유입되어 컬렉터 전류가 흐르게 됩니다. 이렇게 이미터-베이스 접합과 컬렉터-베이스 접합 모두에서 전류가 흐르는 상태를 포화 상태라고 합니다. 이때, 트랜지스터는 최대 전류를 흐를 수 있는 상태이며, 이를 이용하여 증폭기 등의 회로에서 사용됩니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

5. 반도체에서 전자가 원자의 속박으로부터 벗어나 전계에 의해 자유롭게 움직일 수 있는 에너지대는?

  1. 가전자대
  2. 충만대
  3. 금지대
  4. 전도대
(정답률: 81%)
  • 전도대는 반도체 내에서 전자가 원자의 속박에서 벗어나 전기적으로 자유롭게 움직일 수 있는 에너지대를 말합니다. 따라서 반도체에서 전자의 이동을 가능하게 하는 중요한 역할을 합니다. 가전자대는 전자가 존재하지 않는 에너지대이며, 충만대는 전자가 모두 채워져 더 이상 전자가 이동할 수 없는 에너지대를 말합니다. 금지대는 전자가 이동할 수 없는 에너지대를 말합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

6. pn접합이 순방향 바이어스일 때 동작으로 옳은 것은?

  1. p형 반도체의 정공만 n형 반도체로 이동한다.
  2. n형 반도체의 전자만 p형 반도체로 이동한다.
  3. 전류가 흐르지 않는다.
  4. 두 반도체의 다수 캐리어가 서로 상대편 영역으로 이동한다.
(정답률: 78%)
  • pn접합이 순방향 바이어스일 때, p쪽에서는 전자가 부족하고 정공이 많아지고, n쪽에서는 전자가 많아지고 정공이 부족해집니다. 이러한 상황에서, p쪽의 정공과 n쪽의 전자가 pn접합을 통해 상대편 영역으로 이동하면서 결합하게 됩니다. 이 과정에서 두 반도체의 다수 캐리어가 서로 상대편 영역으로 이동하게 되므로, "두 반도체의 다수 캐리어가 서로 상대편 영역으로 이동한다."가 옳은 동작입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

7. 에너지 밴드의 종류에 해당하지 않는 것은?

  1. 가전자대
  2. 금지대
  3. 전자대
  4. 전도대
(정답률: 77%)
  • 에너지 밴드는 전자의 운동에 따라 결정되는데, 전자대는 전자의 운동과는 관련이 없는 개념이기 때문에 에너지 밴드의 종류에 해당하지 않습니다. 따라서 정답은 "전자대"입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

8. 원자번호 14인 Si 원자의 최외각(M각) 전자는 몇 개인가?

  1. 2
  2. 4
  3. 8
  4. 10
(정답률: 82%)
  • Si 원자의 전자 구성은 2, 8, 4로 되어 있습니다. 따라서 최외각(M각) 전자는 4개입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

9. 실리콘 pn접합의 형태를 이루고 있으며, 역방향 직류 전원에서 동작하며, 역방향 항복에 이르면 전류가 급격히 변하여도 항복 전압은 거의 일정한 소자는?

  1. 정류기(rectifier)
  2. 바랙터 다이오드(varactor diode)
  3. 스위칭 다이오드(switching diode)
  4. 제너 다이오드(zener diode)
(정답률: 81%)
  • 제너 다이오드는 역방향 전압이 일정한 값을 유지하는 다이오드로, 역방향 항복에 이르면 전류가 급격히 변하여도 항복 전압은 거의 일정합니다. 따라서 전압 제어용으로 사용되며, 정확한 전압을 유지해야 하는 회로에서 많이 사용됩니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

10. 단순입방의 구조를 갖는 반도체 재료에서 1개의 단위 셀당 포함되는 원자의 개수는?

  1. 1
  2. 2
  3. 3
  4. 4
(정답률: 83%)
  • 단순입방 구조는 각 모서리가 서로 연결된 정육면체 형태의 구조를 갖습니다. 이 구조에서 1개의 단위 셀은 8개의 모서리를 갖고 있으며, 각 모서리에는 1개의 원자가 위치합니다. 따라서 1개의 단위 셀당 포함되는 원자의 개수는 8개입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

11. pn접합에서 외부에 전계가 없는데도 전위장벽이 발생하는 이유는?

  1. 분리 작용
  2. 항복 작용
  3. 확산 작용
  4. 제너 현상
(정답률: 81%)
  • 전위장벽은 세포 내외의 이온 농도 차이로 인해 발생합니다. pn접합에서는 n층과 p층 사이에 이온 농도 차이가 존재하며, 이로 인해 전위장벽이 발생합니다. 이온 농도 차이는 주로 확산 작용에 의해 유지됩니다. 따라서 정답은 "확산 작용"입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

12. MOSFET의 커패시턴스 C는? (단, COX는 산화막 커패시턴스, CS는 공핍층 커패시턴스 이다.)

(정답률: 74%)
  • MOSFET의 커패시턴스 C는 COX와 CS의 합으로 나타낼 수 있다. 따라서, 주어진 보기 중에서 COX와 CS의 합이 가장 큰 것을 선택해야 한다. 그리고 COX는 산화막의 두께와 비례하므로, 산화막의 두께가 가장 큰 보기인 ""가 정답이 된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

13. NPN트랜지스터 ICEO에 대한 설명으로 옳은 것은?

  1. 베이스에 흐르는 누설전류이다.
  2. 차단상태에서 컬렉터에 흐르는 누설전류이다.
  3. 포화상태에서 컬렉터에 흐르는 누설전류이다.
  4. 차단상태에서 베이스에 흐르는 누설전류이다.
(정답률: 57%)
  • 정답은 "차단상태에서 컬렉터에 흐르는 누설전류이다." 이다.

    NPN트랜지스터의 ICEO는 차단 상태에서도 컬렉터와 에미터 사이에 누설 전류가 흐르는 것을 의미한다. 이는 베이스와 컬렉터 사이의 pn접합이 역방향 편향되어 있을 때 발생한다. 이러한 누설 전류는 트랜지스터의 성능을 저하시키는 요인 중 하나이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

14. 접합전계효과트랜지스터(JFET)에서 핀치-오프(Pinch-off) 전압이란? (단, 드레인 전류 ID, VGS = 0 V 인 상태이다.)

  1. JEFT 애벌런치 전압
  2. ID가 일정하게 될 때의 VDS의 전압
  3. 드레인-소스 사이의 전압
  4. 채널 폭이 최소로 되는 게이트 역방향 전압
(정답률: 54%)
  • 핀치-오프 전압은 JFET의 채널에 형성된 PN 접합이 완전히 차단되어 드레인-소스 사이의 전압이 증가해도 드레인 전류가 일정하게 유지되는 상태를 말한다. 이때 드레인 전류가 일정하게 유지되는 이유는 채널 폭이 최소로 되는 게이트 역방향 전압 때문이다. 따라서 ID가 일정하게 될 때의 VDS의 전압이 핀치-오프 전압이 된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

15. MOSFET의 설명으로 거리가 먼 것은?

  1. 게이트-소스 간에 순방향 전압 VGS을 공급하면 드레인과 소스 사이에 채널이 형성된다.
  2. 드레인-소스 간에 역방향 전압 VDS을 공급하면 드레인 전류 ID가 흐른다.
  3. VGS을 증가시키면 채널의 폭이 두꺼워져 드레인 ID가 증가한다.
  4. BJT에 비하여 전력소모가 많은 트랜지스터이다.
(정답률: 77%)
  • BJT에 비하여 전력소모가 많은 트랜지스터이다. : MOSFET은 게이트-소스 간에 전류가 흐르지 않기 때문에 입력 임피던스가 무한대에 가깝고, 전력 소모가 적다고 알려져 있습니다. 따라서, 이 보기는 MOSFET의 특징과는 거리가 있습니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

16. pn접합에서 전류가 0 일 때의 설명으로 가장 적합한 것은?

  1. 접합면을 지나는 다수 캐리어(Carrier)가 없다.
  2. 접합면을 지나는 소수 캐리어(Carrier)가 없다.
  3. 접합면을 지나는 다수 캐리어(Carrier)와 소수 캐리어가 같다.
  4. 접합면을 지나는 캐리어(Carrier)의 농도가 적다.
(정답률: 74%)
  • pn접합에서 전류가 0일 때, 전자와 양공이 재결합하여 소멸하므로, 접합면을 지나는 다수 캐리어와 소수 캐리어의 수가 같아진다. 따라서 "접합면을 지나는 다수 캐리어(Carrier)와 소수 캐리어가 같다."가 가장 적합한 설명이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

17. pn접합의 공간 전하영역에 대한 설명으로 틀린 것은?

  1. 움직이지 않는 도너와 억셉터 이온이 있다.
  2. 공핍 영역(Depletion Region)이라고도 한다.
  3. 거의가 다수 캐리어이다.
  4. 전자 및 정공이 거의 없다.
(정답률: 73%)
  • "거의가 다수 캐리어이다."가 틀린 설명입니다. pn접합에서 공간 전하영역은 양쪽의 p-와 n-쪽에서 캐리어가 재결합하면서 생기는 영역으로, 전자와 정공이 모두 존재합니다. 따라서 "전자 및 정공이 거의 없다."는 옳지 않은 설명입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

18. 역방향 바이어스 전압에 의해서 전류가 흐르는 다이오드로서 정전압 회로에 사용되는 것은?

  1. 제너 다이오드
  2. 터널 다이오드
  3. 가변용량 다이오드
  4. 정류 다이오드
(정답률: 78%)
  • 제너 다이오드는 역방향 바이어스 전압에 의해서도 전류가 흐르는 특성을 가지고 있기 때문에 정전압 회로에 사용됩니다. 이는 제너 다이오드가 역방향 바이어스 전압이 일정 수준 이상이 되면 전류가 급격히 증가하는 특성을 가지고 있기 때문입니다. 이러한 특성을 이용하여 제너 다이오드는 정전압 회로에서 안정적인 전압을 유지하는 역할을 합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

19. p형과 n형 반도체에서 다수 반송자(Carrier)를 옳게 나타낸 것은?

  1. p형 : 전자, n형 : 전자
  2. p형 : 정공, n형 : 정공
  3. p형 : 전자, n형 : 정공
  4. p형 : 정공, n형 : 전자
(정답률: 77%)
  • p형 반도체는 전자가 부족하고 정공이 많은 상태이며, n형 반도체는 전자가 많고 정공이 부족한 상태입니다. 따라서 p형 반도체에서는 정공이 다수 반송자이고, n형 반도체에서는 전자가 다수 반송자입니다. 따라서 정답은 "p형 : 정공, n형 : 전자" 입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

20. 일정한 온도 하에서 n형 반도체의 도너 불순물 농도를 증가시키면 페르미 준위는?

  1. 전도대에 접근한다.
  2. 가전자대에 접근한다.
  3. 금지대 중앙에 위치한다.
  4. 금지대 중앙으로 접근한다.
(정답률: 65%)
  • 도너 불순물은 전자를 기부하여 n형 반도체의 전하 캐리어 밀도를 증가시킵니다. 이는 전자의 수가 많아지고, 따라서 전자의 에너지 상태도 높아지기 때문에 페르미 준위는 전도대에 접근하게 됩니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

2과목: 전자회로

21. 그림과 같은 파형의 전압을 교류전압계(AC Voltmeter)로 측정할 때 옳은 것은?

(정답률: 64%)
  • 정답인 ""은 "평균값"을 측정하는 DC Voltmeter가 아닌 "효과값"을 측정하는 AC Voltmeter를 사용해야 올바르게 측정할 수 있기 때문입니다. AC 전압은 주기적으로 변화하기 때문에 평균값이나 최대값만으로는 전압의 크기를 정확하게 측정할 수 없습니다. 따라서 AC Voltmeter는 전압의 효과값을 측정하여 정확한 값을 표시합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

22. 금속산화물반도체 전계효과 트렌지스터(MOSFET)에 대한 설명으로 틀린 것은?

  1. 게이트의 전압이 임계 전압 이상으로 커지면 채널이 형성되기 시작하여 점차 채널폭이 감소한다.
  2. 공핍형(depletion, D)과 증가형(enhancement, E) 2가지 형태가 있다.
  3. 정(+)의 게이트-소스 간에 전압이 가해지면 MOSFET는 증가형으로 동작한다.
  4. 공핍형 MOSFET는 게이트 전압이 0V일 때에도 채널이 존재한다.
(정답률: 66%)
  • "게이트의 전압이 임계 전압 이상으로 커지면 채널이 형성되기 시작하여 점차 채널폭이 감소한다."이 맞는 설명이므로, 틀린 것은 없습니다.

    게이트의 전압이 임계 전압 이상으로 커지면 게이트와 채널 사이에 전기장이 형성되어 채널에 전하가 축적됩니다. 이 때, 채널의 전하 밀도가 증가하면서 채널폭이 감소하게 됩니다. 이러한 현상을 채널 축소(effect)라고 합니다. 이러한 채널 축소는 MOSFET의 동작을 제어하는 중요한 요소 중 하나입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

23. 주파수 대역폭을 넓히기 위한 방법으로 적합하지 않은 것은?

  1. 부귀환(feedback)을 사용한다.
  2. 복동조 회로(double tuned circuit)를 사용한다
  3. 동조회로(tuning circuit)의 Q를 높인다.
  4. 스태거 증폭(stagger amplification) 방식을 사용한다.
(정답률: 56%)
  • 동조회로의 Q를 높이면 대역폭이 좁아지기 때문에, 주파수 대역폭을 넓히기 위한 방법으로는 적합하지 않다. Q값이 높을수록 회로의 선택성이 높아지기 때문에, 특정 주파수에서만 신호를 전달할 수 있게 된다. 따라서, 주파수 대역폭을 넓히기 위해서는 Q값을 낮추는 것이 적합하다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

24. 연산증폭기 회로에서 출력 VO를 나타내는 식으로 가장 적합한 것은?

(정답률: 60%)
  • 연산증폭기 회로는 입력 신호를 증폭하여 출력하는 회로이다. 이 회로에서 출력 VO는 입력 신호 VI와 증폭기의 전압 이득 Av의 곱으로 나타낼 수 있다. 따라서 가장 적합한 식은 ""이다.

    이유는 다음과 같다. ""은 입력 신호 VI를 나타내는 변수이고, ""은 증폭기의 전압 이득 Av를 나타내는 변수이다. ""은 입력 임피던스를 나타내는 변수이고, 이는 입력 신호가 회로에 들어갈 때 회로에서 소비되는 전력을 나타낸다. 따라서 출력 VO를 나타내는 식으로 가장 적합한 것은 ""이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

25. TV 수상기나 레이더 등과 같이 광대역 증폭을 요구하는 회로에 응용되는 증폭기는?

  1. 스태거 동조 증폭기
  2. 단일 동조 증폭기
  3. 복동조 증폭기
  4. 캐스코드 증폭기
(정답률: 68%)
  • 스태거 동조 증폭기는 광대역 증폭을 요구하는 회로에 적합한 증폭기로, 여러 개의 스테이지를 사용하여 각 스테이지에서 입력 신호를 일정한 간격으로 지연시키고, 이를 다시 합성하여 출력 신호를 증폭하는 방식으로 동작합니다. 이러한 방식은 입력 신호의 주파수에 따라 각 스테이지에서 적절한 지연 시간을 설정하여 광대역 신호를 증폭할 수 있기 때문에 TV 수상기나 레이더 등과 같은 광대역 신호 처리에 적합합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

26. 정류기의 직류 출력전압이 전부하일 때 200V, 무부하인 경우 225V 이라면 전압변동률은 몇 % 인가?

  1. 10
  2. 12.5
  3. 20
  4. 25
(정답률: 78%)
  • 전압변동률은 (전압변화량 ÷ 초기전압) × 100 으로 계산할 수 있다. 따라서 전압변화량은 225V - 200V = 25V 이다. 초기전압은 200V 이므로 전압변동률은 (25 ÷ 200) × 100 = 12.5% 이다. 따라서 정답은 "12.5" 이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

27. 이상적인 차동증폭기의 공통성분제거비(CMRR)는?

  1. 0
  2. 1
  3. -1
  4. 무한대(∞)
(정답률: 80%)
  • 차동증폭기는 차동 신호를 증폭하고 공통 신호를 제거하는 역할을 합니다. 이때 공통성분제거비(CMRR)는 차동 신호 증폭과 공통 신호 제거의 효과를 나타내는 지표입니다. 이상적인 차동증폭기는 차동 신호를 완벽하게 증폭하고 공통 신호를 완벽하게 제거할 수 있어야 합니다. 이를 수식으로 나타내면 CMRR = Ad / Ac 인데, 이때 Ad는 차동 증폭비, Ac는 공통 증폭비를 나타냅니다. 이상적인 경우에는 공통 증폭비 Ac가 0에 가까워져서 CMRR은 무한대(∞)가 됩니다. 따라서 이상적인 차동증폭기의 공통성분제거비는 무한대(∞)입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

28. 트랜지스터의 콜렉터 손실이 최대 정격 15W인 두 개의 트랜지스터 B급 푸시풀(push-pull)로 동작하려할 때, 콜렉터 손실의 최대 정격이 허용하는 범위에서 최대 출력은 약 몇 W 인가?

  1. 30
  2. 45
  3. 60
  4. 75
(정답률: 68%)
  • 푸시풀 구성에서 각 트랜지스터는 절반의 주기 동안 작동하므로, 전체 주기 동안 한 번에 하나의 트랜지스터만 작동한다. 따라서 각 트랜지스터의 최대 콜렉터 손실은 15W/2 = 7.5W 이다. 이를 이용하여 최대 출력을 구하면, Pmax = 2 x (Vcc x Icmax) - 2 x (7.5W) 이다. 여기서 Vcc는 전원 공급 전압, Icmax는 각 트랜지스터의 최대 콜렉터 전류이다. 이 문제에서는 Vcc와 Icmax가 주어지지 않았으므로, 정확한 값을 구할 수 없다. 그러나 보기에서 가장 가까운 값은 75W 이므로, 정답은 75이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

29. 단상 반파 정류회로의 이론상 최대 정류효율은 몇 % 인가? (단, 정류 효율 : η, 이다.)

  1. 40.5
  2. 48.2
  3. 81.2
  4. 91.6
(정답률: 67%)
  • 단상 반파 정류회로의 이론상 최대 정류효율은 81.2%이다. 이는 다이오드가 전류를 흐르게 하는 시간과 흐르지 않게 하는 시간이 정확히 반반씩 나뉘어야 하기 때문이다. 하지만 실제적으로는 다이오드의 내부 저항이나 부하의 영향으로 인해 최대 정류효율은 40.5% 정도로 나타난다. 따라서 정답은 "40.5"이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

30. 다음 회로에서 출력전압은 몇 V 인가?

  1. -6
  2. -12
  3. -21
  4. -36
(정답률: 76%)
  • 출력전압은 -21V 이다.

    이유는, 입력전압이 -12V 일 때, D1은 역방향으로 작동하여 전류가 흐르지 않고, D2는 정방향으로 작동하여 전류가 흐른다. 이로 인해 R1과 R2에 전압이 나누어지게 되고, R1에는 -6V, R2에는 -6V가 생긴다. 이어서, R3과 R4에도 전압이 나누어지게 되고, R3에는 -6V, R4에는 -15V가 생긴다. 마지막으로, R5와 R6에도 전압이 나누어지게 되고, R5에는 -6V, R6에는 -21V가 생긴다. 따라서, 출력전압은 -21V가 된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

31. 다음 회로의 명칭으로 알맞은 것은?

  1. 포스터-실리 검파기
  2. 멀티-바이브레이터
  3. 연산증폭기
  4. 차동증폭기
(정답률: 84%)
  • 이 회로는 여러 개의 RC 회로와 반전기를 결합하여, 입력 신호의 주파수에 따라 다양한 주기와 duty ratio의 사각파를 출력하는 회로이다. 이러한 다양한 출력 신호를 이용하여 진동이나 소리 등 다양한 용도로 활용할 수 있기 때문에 "멀티-바이브레이터"라는 명칭이 붙여졌다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

32. 이상적인 구형파 입력 파형에 대한 출력 파형의 응답 시에 진폭과 시간 관계가 그림과 같을 때 하강 시간(fall time)은 몇 ㎲ 인가? (단, 수치의 모든 단위는 ㎲ 이다.)

  1. 2
  2. 4
  3. 5
  4. 13
(정답률: 76%)
  • 하강 시간은 10%에서 90%까지의 진폭이 소요되는 시간이다. 그림에서 이에 해당하는 시간은 2.2-0.9=1.3μs 이다. 따라서 정답은 "2"이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

33. 트랜지스터 증폭기의 저주파(중간영역)에서의 전류이득을 0㏈라고 할 때 α차단 주파수에서의 전류이득은 몇 ㏈ 인가?

  1. 0
  2. -1
  3. -3
  4. -6
(정답률: 70%)
  • α차단 주파수에서의 전류이득은 -3dB이다. 이는 전력으로 따지면 50% 감소한 것을 의미한다. 이유는 α차단 주파수에서는 트랜지스터의 전류 증폭능력이 감소하기 때문이다. 따라서 전압증폭기의 경우 전압증폭능력이 감소하므로 전류증폭기의 경우 전류증폭능력이 감소한다. 이로 인해 전류증폭기의 경우 전류증폭능력이 50% 감소하므로 전압증폭기의 경우 전압증폭능력이 50% 감소한 것과 같다. 이를 dB로 표현하면 -3dB가 된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

34. 다음 회로에서 전압이득은 Vo/Vi은? (단, Ri = ∞, -Av = ∞ 이다.)

(정답률: 77%)
  • 이 회로는 비반전 증폭기 회로이다. 입력 신호가 Vi이고, 출력 신호가 Vo이다. 이 회로에서 전압이득은 출력 전압(Vo)과 입력 전압(Vi)의 비율이다.

    입력 신호가 R1과 R2를 통해 비반전 증폭기의 양끝단에 인가되면, 이 신호는 Av만큼 증폭되어 출력 신호로 나온다. 이때, R3과 R4는 출력 신호를 측정하기 위한 전압 분배기 역할을 한다.

    따라서, 전압이득은 R4/(R3+R4)이다. R3과 R4의 값이 같으므로, 전압이득은 1이다.

    즉, 출력 신호(Vo)는 입력 신호(Vi)와 동일하다. 따라서, 전압이득은 1이다.

    정답은 ""이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

35. 직류 증폭기에서 온도 변화 등의 영향으로 인하여 출력이 변동되는 현상은?

  1. 발진
  2. 증폭
  3. 초퍼
  4. 드리프트
(정답률: 70%)
  • 직류 증폭기에서는 출력이 변동되는 현상 중에서 온도 변화 등의 영향으로 인한 출력 변동을 드리프트라고 합니다. 이는 증폭기 내부의 전자 부품들이 온도에 민감하게 반응하여 출력이 변동되는 것을 의미합니다. 이러한 드리프트 현상은 증폭기의 안정성을 해치고, 정확한 출력을 유지하기 어렵게 만듭니다. 따라서 증폭기 설계 시 드리프트를 최소화하는 방법을 고려해야 합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

36. 전압 직렬귀환 증폭 회로의 입력 및 출력 저항은 귀환이 없을 때와 비교하면 어떻게 변화하는가?

  1. 입력 임피던스 : 증가, 출력, 임피던스 : 증가
  2. 입력 임피던스 : 증가, 출력, 임피던스 : 감소
  3. 입력 임피던스 : 감소, 출력, 임피던스 : 증가
  4. 입력 임피던스 : 감소, 출력, 임피던스 : 감소
(정답률: 72%)
  • 전압 직렬귀환 증폭 회로에서 귀환을 하지 않으면 입력 신호는 직렬로 연결되어 전압 분배가 일어나게 된다. 이 때 입력 저항은 증가하게 되는데, 이는 입력 신호가 전압 분배에 영향을 받아 전체 회로의 입력 저항이 증가하기 때문이다. 반면 출력 저항은 귀환이 없을 때와 동일하게 증폭기의 출력 저항으로 결정된다. 따라서 입력 임피던스는 증가하고, 출력 임피던스는 감소하게 된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

37. 이미터 저항을 연결한 CE 증폭기에 대한 설명으로 적합하지 않은 것은?

  1. 입력저항이 증가한다.
  2. 전압이득은 감소한다.
  3. 출력저항이 많이 감소한다.
  4. 전류이득은 거의 변화 없다.
(정답률: 51%)
  • "출력저항이 많이 감소한다."는 CE 증폭기에서는 오히려 출력저항이 작아지는 것이 맞는 설명입니다. 이는 CE 증폭기의 출력단이 저항으로 구성되어 있기 때문입니다. 이 출력단의 저항은 컬렉터 저항과 부하저항의 합으로 결정되는데, CE 증폭기에서는 부하저항을 작게 가져가는 것이 일반적입니다. 따라서 출력저항은 작아지게 됩니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

38. 다음 같은 증폭기에 관한 설명으로 틀린 것은?

  1. 부귀환을 걸어줌으로써 출력 임피던스는 감소한다.
  2. 부귀환을 걸어줌으로써 입력 임피던스는 증가한다.
  3. 무귀환 때에 비해 안정도가 좋아진다.
  4. 부귀환을 걸어줌으로써 일그러짐은 감소한다.
(정답률: 58%)
  • 부귀환을 걸어줌으로써 입력 임피던스는 증가한다. 이유는 부귀환을 걸어주면 입력 신호가 증폭기로 들어가기 전에 부귀환에서 일어나는 전압 상승으로 인해 입력 신호의 전압이 높아지기 때문이다. 이로 인해 입력 임피던스가 증가하게 된다. 출력 임피던스는 부귀환을 걸어줌으로써 감소한다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

39. 단위 이득 주파수(fT)에 대한 설명으로 가장 적합한 것은?

  1. 개방 전압 이득이 10 ㏈가 되는 주파수
  2. 개방 전압 이득이 0 ㏈가 되는 주파수
  3. 개방 전압 이득이 최대 이득에서 6 ㏈가 떨어지는 주파수
  4. 개방 전압 이득이 최대 이득에서 3 ㏈가 떨어지는 주파수
(정답률: 61%)
  • 단위 이득 주파수(fT)는 전압 이득이 1배(0dB)가 되는 주파수를 말합니다. 이는 즉, 입력 신호와 출력 신호의 전압이 같아지는 주파수를 의미합니다. 이 때, 개방 전압 이득이 0 ㏈가 되는 주파수는 전압 이득이 없어지는 주파수를 말합니다. 이는 즉, 출력 신호의 전압이 0이 되는 주파수를 의미합니다. 따라서, 이 주파수를 넘어서는 신호는 증폭되지 않고 출력 신호의 전압이 0으로 수렴하게 됩니다. 이러한 이유로 개방 전압 이득이 0 ㏈가 되는 주파수가 단위 이득 주파수(fT)로 정의되는 것입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

40. FET에 대한 설명으로 틀린 것은?

  1. 전압제어형 트랜지스터이다.
  2. BJT 보다 잡음특성이 양호하다.
  3. BJT 보다 이득 대역폭적(GBW)이 작다.
  4. BJT 보다 온도변화에 따른 안정성이 낮다.
(정답률: 74%)
  • FET는 BJT와 달리 전류제어형이 아닌 전압제어형 트랜지스터이다. 따라서 BJT와는 달리 입력 전압에 따라 출력 전류가 결정되는 구조를 가지고 있다. 이에 따라 BJT보다는 잡음특성이 양호하고, 이득 대역폭적(GBW)이 작다는 특징을 가지고 있다. 하지만 FET는 BJT보다 온도변화에 따른 안정성이 낮다는 단점이 있다. 이는 FET의 게이트-소스 저항이 온도에 따라 변화하기 때문이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

3과목: 논리회로

41. 슈미트트리거에 대한 전달함수가 다음 그래프와 같다. 입력 전압이 0V에서 서서히 증가할 경우 입력이 1.5V일 때 출력 전압은 몇 V 인가?

  1. 3
  2. 1.5
  3. 0.2
  4. 0
(정답률: 70%)
  • 슈미트트리거의 전달함수는 hysteresis(서로 다른 두 개의 전압 임계값을 가지는 현상)를 가지고 있기 때문에, 입력 전압이 0V에서 서서히 증가할 때, 출력 전압은 처음으로 임계값을 넘어설 때까지 증가하지 않는다. 따라서 입력이 1.5V일 때, 출력 전압은 이전에 임계값을 넘어선 적이 있으므로, 0.2V가 아닌 3V가 된다. 따라서 정답은 "3"이 된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

42. T 플립플롭의 특성 설명으로 옳지 않은 것은?

  1. 특성 방정식은 이다.
  2. T=1 일 때 보수 상태가 된다.
  3. 한 개의 입력을 필요로 한다.
  4. 0이 입력될 때는 변화가 없다.
(정답률: 64%)
  • "0이 입력될 때는 변화가 없다."는 옳지 않은 설명이다. T 플립플롭은 입력이 1일 때 이전 상태와 반대로 출력이 되고, 입력이 0일 때는 이전 상태를 유지한다. 따라서 입력이 0일 때에도 변화가 있을 수 있다.

    특성 방정식은 T(n+1) = Q(n) + D(n)Q(n+1) 이다. 이는 현재 상태의 출력 T(n+1)은 이전 상태의 출력 Q(n)과 현재 입력 D(n)과 이전 상태의 출력 Q(n+1)의 AND 연산 결과와 같다는 것을 나타낸다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

43. 2개의 입력을 가지는 NOR 게이트의 입력에 각각 인버터(inverter)가 접속되어 있을 때 결과적으로 얻어지는 논리 작용?

  1. AND
  2. OR
  3. NAND
  4. NOT
(정답률: 73%)
  • NOR 게이트는 입력이 모두 0일 때만 출력이 1이 되는 논리 게이트입니다. 따라서 입력에 인버터가 접속되어 있으면 입력이 모두 1이 되어 출력이 0이 됩니다. 이는 AND 게이트의 논리 작용과 같습니다. 즉, 두 입력이 모두 1일 때만 출력이 1이 되는 논리 게이트입니다. 따라서 정답은 "AND"입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

44. 논리식 A + (A*B) = A의 불 대수 정리는?

  1. 결합법칙
  2. 교환법칙
  3. 분배법칙
  4. 흡수법칙
(정답률: 63%)
  • 논리식 A + (A*B)은 A와 (A*B) 중 하나 이상이 참일 때 전체 식이 참이 되는 논리식입니다.

    여기서 A*B는 A와 B가 모두 참일 때 참이 되는 논리식입니다.

    따라서 A가 참일 때, A*B도 참이 되므로 A + (A*B)는 A와 같은 값을 가집니다.

    이를 흡수법칙이라고 부릅니다. 즉, A + (A*B) = A는 A가 참일 때 항상 성립하는 식입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

45. A, B에 해당하는 수치로 옳은 것은?

  1. A=11101, B=30
  2. A=11111, B=31
  3. A=11110, B=30
  4. A=11111, B=29
(정답률: 74%)
  • 주어진 그림은 5비트 이진수로 표현된 두 개의 숫자를 더하는 과정을 보여준다. 각 자리수에서 더한 결과가 2가 되면 그 자리수의 결과는 0이 되고, 다음 자리수에서 1을 더해준다. 이진수에서 2는 10으로 표현되기 때문이다.

    첫 번째 자리수에서 1과 0을 더하면 1이 되고, 다음 자리수에서 1을 더해준다. 두 번째 자리수에서 1과 1을 더하면 10이 되기 때문에, 이 자리수의 결과는 0이 되고, 다음 자리수에서 1을 더해준다. 이런 식으로 계산을 계속하면 A=11111, B=31이 된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

46. 많은 입력 선(Line) 중의 하나로부터 2진 정보를 선택하여 단일 출력 선(Line)으로 전송하는 조합회로는?

  1. 디코더
  2. 멀티플렉터
  3. 인코더
  4. 디멀티플렉서
(정답률: 64%)
  • 멀티플렉터는 다수의 입력 선 중에서 하나의 입력을 선택하여 출력하는 회로로, 입력된 2진 정보를 선택하여 출력하는 기능을 수행하기 때문에 이 문제에 대한 답은 멀티플렉터입니다. 디코더는 다수의 입력을 받아 하나의 출력으로 변환하는 회로이며, 인코더는 하나의 입력을 받아 다수의 출력으로 변환하는 회로입니다. 디멀티플렉서는 멀티플렉터의 반대 개념으로 하나의 입력을 다수의 출력으로 전송하는 회로입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

47. Multiplexer는 5개의 제어 선택 선(Line)으로 몇 개의 입력 라인을 제어할 수 있는가?

  1. 1
  2. 5
  3. 32
  4. 128
(정답률: 79%)
  • Multiplexer는 2의 n승 개의 입력 라인을 제어할 수 있으며, n은 선택 선의 개수이다. 따라서 5개의 선택 선을 가진 Multiplexer는 2의 5승, 즉 32개의 입력 라인을 제어할 수 있다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

48. 송신기가 ASCⅡ코드 1100101을 홀수 패리티를 사용하여 전송한다면 11001011을 보내게 된다. 이때 수신측에서의 논리적인 검사방식에 주로 사용되는 논리회로는?

  1. AND
  2. NOT
  3. OR
  4. XOR
(정답률: 72%)
  • 정답은 "XOR"이다. XOR은 두 입력값이 다를 때 1을 출력하는 논리회로이다. 이 경우, 수신측에서는 송신측에서 전송한 데이터의 홀수 패리티 비트를 검사하기 위해 XOR 논리회로를 사용한다. 수신측에서는 전송된 데이터의 모든 비트를 XOR 연산하여 결과가 1이면 홀수 패리티가 유지되었다는 것을 확인할 수 있다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

49. 다음 불 대수식을 간단히 하면?

  1. X
  2. Y
(정답률: 82%)
  • 먼저, 는 Y와 Z 중 적어도 하나가 참일 때 참이 되고, 는 X와 Y가 모두 참일 때 참이 된다. 따라서, 전체 식에서 Y가 공통적으로 포함되어 있으므로 Y를 묶어서 간단히 할 수 있다.

    = X + YZ

    따라서, 정답은 X이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

50. 반가산기 회로의 출력으로 옳은 것은? (단, 입력은 A, B 출력은 Sum, Carry이다.)

(정답률: 75%)
  • 반가산기는 두 개의 입력(A, B)과 두 개의 출력(Sum, Carry)을 가지는 회로이다. 입력 A와 B가 들어오면, Sum은 A와 B의 합을 2로 나눈 나머지이고, Carry는 A와 B의 합을 2로 나눈 몫이다. 따라서 ""가 정답이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

51. 8진수 (88)4를 16진수로 표현하면?(오류 신고가 접수된 문제입니다. 반드시 정답과 해설을 확인하시기 바랍니다.)

  1. 22
  2. 2A
  3. 24
  4. 2C
(정답률: 46%)
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

52. JK 플립플롭 3개를 연결하여 구성된 회로에서 Cp를 입력으로 하고 A1, A2, A3를 출력으로 할 때 이 호로의 기능으로 옳은 것은?

  1. 32진 카운터 (counter)
  2. 16진 카운터 (counter)
  3. 3 bit 2진 리플카운터 (ripple counter)
  4. 4 bit 2진 리플카운터 (ripple counter)
(정답률: 77%)
  • 이 회로는 3개의 JK 플립플롭을 연결하여 구성된 리플카운터이다. JK 플립플롭은 이전 상태와 현재 입력에 따라 출력을 결정하는 회로이다. 따라서 이 회로는 입력 신호 Cp가 들어오면 A1, A2, A3을 2진수로 표현한 값에 1씩 더해주는 역할을 한다. 이때, 3 bit 2진 리플카운터라는 것은 3개의 플립플롭을 사용하여 2진수 3자리까지 카운트할 수 있다는 것을 의미한다. 따라서 "3 bit 2진 리플카운터 (ripple counter)"가 정답이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

53. 논리회로 법칙 중 서로 잘못 연결된 것은?

  1. 교환법칙 –A+B=B+A
  2. 결합법칙 – A·(B+C)=A·B+A·C
  3. 분배법칙 – A+(B·C)=(A+B)·(A+C)
  4. 드모르간의 법칙 - (A·B)'=A'+B'
(정답률: 69%)
  • 정답은 "분배법칙 – A+(B·C)=(A+B)·(A+C)"입니다.

    결합법칙은 곱셈과 덧셈에서 모두 성립하는 법칙으로, A·(B·C)=(A·B)·C와 A+(B+C)=(A+B)+C와 같이 표현됩니다. 이는 연산의 순서가 바뀌어도 결과가 같다는 것을 의미합니다.

    따라서, A·(B+C)=A·B+A·C는 결합법칙이 아니라 분배법칙입니다.

    분배법칙은 곱셈과 덧셈에서 모두 성립하는 법칙으로, A·(B+C)=A·B+A·C와 A+(B·C)=(A+B)·(A+C)와 같이 표현됩니다. 이는 곱셈과 덧셈을 서로 교환할 수 있다는 것을 의미합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

54. Schmitt 트리거 회로의 출력 파형에 나타나는 현상은?

  1. Singing
  2. Back swing
  3. Shoot
  4. Hysteresis
(정답률: 69%)
  • Schmitt 트리거 회로의 출력 파형에 나타나는 현상은 "Hysteresis"이다. 이는 입력 신호의 변화에 따라 출력이 일정한 임계값을 넘어서면 전환되는데, 이때 입력 신호의 변화가 일정한 양만큼 필요하다는 것을 의미한다. 이러한 특성은 회로의 안정성을 높이고, 잡음에 대한 강건성을 향상시킨다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

55. 그림의 회로에서 입력 A가 “0” 상태일 때 트랜지스터는 어떠한 상태에 있게 되는가?

  1. OFF 상태
  2. ON 상태
  3. ON 혹은 OFF상태
  4. 파괴된다.
(정답률: 78%)
  • 입력 A가 “0” 상태일 때, 트랜지스터의 게이트와 소스 사이에 전압차가 없어지므로 게이트와 소스 사이의 PN 접합이 정상적으로 열리지 않게 되어 트랜지스터는 OFF 상태가 된다. 따라서 정답은 "OFF 상태"이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

56. 두 개의 스위치를 직렬 연결하여 스위치 모두 닫혀 있을 때, 부하에 전류가 흐러서 불이 켜지게 하는 논리 회로는?

  1. NAND
  2. AND
  3. NOR
  4. OR
(정답률: 60%)
  • 두 개의 스위치를 직렬로 연결하면, 두 스위치가 모두 닫혀 있어야 전류가 흐르게 됩니다. 이러한 조건을 만족하는 논리 회로는 AND 게이트입니다. AND 게이트는 입력 신호가 모두 참일 때에만 출력 신호가 참이 되는 논리 회로입니다. 따라서 두 개의 스위치가 모두 닫혀 있을 때에만 출력 신호가 참이 되어 전류가 흐르게 됩니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

57. 컴퓨터 내부에서 디지털로 코드화된 데이터를 해독하여 그에 대응하는 아날로그 신호로 바꿔주는 것은?

  1. 인코더
  2. 디코더
  3. 비교기
  4. 멀티플렉서
(정답률: 71%)
  • 디지털로 코드화된 데이터를 해독하여 아날로그 신호로 바꿔주는 것은 디코더의 역할이다. 인코더는 아날로그 신호를 디지털로 변환하는 역할을 하며, 비교기는 입력된 두 신호를 비교하여 차이를 출력하는 역할을 한다. 멀티플렉서는 여러 개의 입력 신호 중에서 하나를 선택하여 출력하는 역할을 한다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

58. 일련의 순차적인 수를 세는 회로는?

  1. 부호기
  2. 인코더
  3. 레지스터
  4. 카운터
(정답률: 78%)
  • 카운터는 입력 신호에 따라 일정한 순서로 증가하거나 감소하는 회로로, 일련의 순차적인 수를 세는데 사용된다. 따라서 이 문제에서는 카운터가 가장 적절한 답이다. 부호기는 입력된 데이터를 특정 부호로 변환하는 회로, 인코더는 입력된 데이터를 다른 형태로 변환하는 회로, 레지스터는 데이터를 저장하는 회로이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

59. Parity에 대한 설명으로 옳은 것은?

  1. 에러 검출을 위한 비트이다.
  2. 입출력 장치용 코드이다.
  3. 문자를 나타내는 코드다.
  4. 아날로그 정보를 디지털 정보로 교환한다.
(정답률: 79%)
  • Parity는 데이터 전송 중에 오류 검출을 위해 사용되는 비트입니다. 이 비트는 데이터 비트에 추가되어 전체 비트 수가 홀수 또는 짝수가 되도록 만들어집니다. 수신 측에서는 데이터 비트와 Parity 비트를 모두 더해서 홀수 또는 짝수가 되는지 확인하여 오류를 검출합니다. 따라서 "에러 검출을 위한 비트이다."가 옳은 설명입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

60. 다음 함수(function)를 간략히 한 결과 Y는?

  1. Y= AB + B'C
  2. Y= A + B + C
  3. Y= A'B' + B'C' + A'C'
  4. Y= AB + BC +AC
(정답률: 64%)
  • Y= AB + BC +AC 이다.

    AND 게이트와 OR 게이트로 이루어진 논리회로를 보면, A와 B를 AND 게이트로 연결하고, B와 C를 AND 게이트로 연결하고, A와 C를 AND 게이트로 연결한다. 그리고 이들을 OR 게이트로 연결한다. 이렇게 하면 AB, BC, AC가 만들어지고, 이들을 OR 게이트로 연결하면 Y= AB + BC +AC가 된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

4과목: 집적회로 설계이론

61. 레이아웃 패턴을 설계자가 직접 설계하는 방식으로 가장 작은 면적을 갖는 집적회로(IC)는?

  1. 반주문형 IC
  2. 완전주문형 IC
  3. CPLD
  4. FPGA
(정답률: 82%)
  • 완전주문형 IC는 설계자가 직접 레이아웃 패턴을 설계하는 방식으로, 필요한 기능만을 구현하여 가장 작은 면적을 갖는 IC를 만들 수 있습니다. 따라서 다른 보기인 반주문형 IC, CPLD, FPGA보다 더 작은 면적을 갖습니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

62. 기판 바이어스 효과(BODY EFFECT)에 대한 설명으로 틀린 것은?

  1. MOSFET에서 소스와 기판 사이의 역바이어스 전압에 따른 문턱 전압의 변화를 나타내는 변수이다.
  2. 문턱 전압의 증가가 발생한다.
  3. IDS전류의 증가가 일어난다.
  4. 스위칭 동작이 느려진다.
(정답률: 55%)
  • 기판 바이어스 효과에 대한 설명 중 "IDS전류의 증가가 일어난다."는 틀린 설명입니다.

    기판 바이어스 효과는 MOSFET의 소스와 기판 사이의 역바이어스 전압에 따른 문턱 전압의 변화를 나타내는 변수입니다. 이 효과로 인해 문턱 전압이 증가하게 되면, 게이트 전압을 더 높게 주어야 MOSFET을 켤 수 있게 됩니다. 따라서 스위칭 동작이 느려지게 됩니다.

    하지만 IDS전류의 증가는 기판 바이어스 효과와는 직접적인 관련이 없습니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

63. 다음 중 CMOS IC를 취급하는 방법에 대한 설명으로 틀린 것은?

  1. 부품을 다룰 때는 반드시 정전기 방지용 비닐에 담아서 사용한다.
  2. 디바이스에 전원을 공급한 상태에서 디바이스의 입력에 신호를 공급한다.
  3. 전원이 공급된 상태에서 디바이스를 제거한다.
  4. 사용하지 않은 입력단자는 모두 VCC 또는 접지에 연결한다.
(정답률: 79%)
  • "전원이 공급된 상태에서 디바이스를 제거한다."가 틀린 설명입니다. 이는 전원이 공급된 상태에서 디바이스를 제거하면 전원이나 신호가 단락되어 손상될 가능성이 있기 때문입니다. 따라서 전원을 끄고 나서 디바이스를 제거해야 합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

64. MOSFET에 생성될 수 있는 커패시턴스가 아닌 것은?

  1. 게이트와 드레인 간 커패시턴스
  2. 게이트와 벌크 간 커패시턴스
  3. 소스와 드레인 간 커패시턴스
  4. 소스와 벌크 간 커패시턴스
(정답률: 70%)
  • MOSFET의 소스와 드레인 간 커패시턴스는 생성되지 않습니다. 이는 MOSFET의 소스와 드레인이 PN 접합 다이오드로 연결되어 있지 않기 때문입니다. 따라서, MOSFET의 커패시턴스는 게이트와 드레인 간 커패시턴스, 게이트와 벌크 간 커패시턴스, 소스와 벌크 간 커패시턴스로 구성됩니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

65. 게이트 수준에서 검증된 설계 데이터를 집적회로 구현에 필요한 마스크 제작 데이터로 변환시키는 과정은?

  1. 알고리즘 설계
  2. 기능 수준 설계
  3. 게이트 수준 설계
  4. 레이아웃 설계
(정답률: 78%)
  • 게이트 수준에서 검증된 설계 데이터를 실제로 구현하기 위해서는 레이아웃 설계가 필요합니다. 레이아웃 설계는 마스크 제작 데이터를 생성하는 과정으로, 실제로 집적회로를 만들기 위해 필요한 물리적인 배치와 연결 정보를 담고 있습니다. 따라서 게이트 수준에서 검증된 설계 데이터를 레이아웃 설계로 변환시키는 것이 필요합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

66. 결정 내의 스트레인과 결함을 줄이고, 단결정의 성장을 촉진시키기 위해 웨이퍼를 일정 시간 온도가 높은 곳에서 의도적으로 넣어두는 것은?

  1. 도핑(doping)
  2. 어닐링(annealing)
  3. 코팅(coating)
  4. 테이퍼링(tapering)
(정답률: 83%)
  • 어닐링은 결정 내의 스트레인과 결함을 줄이고, 단결정의 성장을 촉진시키기 위해 웨이퍼를 일정 시간 온도가 높은 곳에서 의도적으로 넣어두는 과정입니다. 따라서 이 문제에 대한 정답은 어닐링입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

67. CMOS NAND 게이트의 구조에 대한 설명으로 옳은 것은?

  1. PMOS는 병렬로 연결되고, NMOS는 작렬로 연결된다.
  2. PMOS는 병렬로 연결되고, NMOS도 병렬로 연결된다.
  3. PMOS는 직렬로 연결되고, NMOS도 직렬로 연결된다.
  4. PMOS는 직렬로 연결되고, NMOS는 병렬로 연결된다.
(정답률: 83%)
  • 정답: "PMOS는 병렬로 연결되고, NMOS는 작렬로 연결된다."

    CMOS NAND 게이트는 PMOS와 NMOS 트랜지스터를 조합하여 만들어진다. PMOS와 NMOS는 각각 다른 방향으로 작동하기 때문에, 이 두 트랜지스터를 적절하게 연결하여 NAND 게이트를 만들어야 한다.

    PMOS는 양의 전압을 인가하면 전류가 흐르지 않고, 음의 전압을 인가하면 전류가 흐르게 된다. 따라서 PMOS는 입력이 0일 때 전류가 흐르고, 입력이 1일 때 전류가 흐르지 않도록 연결해야 한다. 이를 위해 PMOS는 병렬로 연결된다.

    반면, NMOS는 음의 전압을 인가하면 전류가 흐르지 않고, 양의 전압을 인가하면 전류가 흐르게 된다. 따라서 NMOS는 입력이 1일 때 전류가 흐르고, 입력이 0일 때 전류가 흐르지 않도록 연결해야 한다. 이를 위해 NMOS는 작렬로 연결된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

68. 클록(clock)에 대한 설명으로 틀린 것은?

  1. 정해진 신호의 전압값을 가지고 일정하고 반복적인 펄스형태의 신호이다.
  2. 주로 아날로그 회로의 입력으로 사용된다.
  3. 클록의 펄스형태가 바뀌는 곳을 클록에지(clock edge)라고 한다.
  4. 펄스가 존재하는 곳을 정레벨, 펄스가 존재하지 않는 곳을 부레벨이라고 한다.
(정답률: 71%)
  • 주로 아날로그 회로의 입력으로 사용된다는 설명이 틀린 것이 아닙니다. 클록은 디지털 회로에서도 매우 중요한 신호로 사용되며, 디지털 시스템에서는 클록 신호의 상승(edge)과 하강(edge)에 따라 다양한 동작이 이루어집니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

69. 반도체 칩 내부와 외부 환경과의 연결을 위한 것은?

  1. 코어(core)
  2. 본딩 패드(bonding pad)
  3. 비아(via)
  4. 웨이퍼(wafer)
(정답률: 73%)
  • 반도체 칩 내부와 외부 환경과의 연결을 위한 것은 본딩 패드입니다. 본딩 패드는 칩 내부의 전기적 신호를 외부로 전달하기 위한 접점으로, 외부에서 전기적 신호를 칩 내부로 전달하기 위한 접점입니다. 이러한 본딩 패드는 칩의 표면에 위치하며, 외부와의 연결을 위해 외부에서는 솔더링 등의 방법으로 접속합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

70. 집적회로 전반부 설계에서 동작 수준과 게이트 수준 사이에 위치하는 것으로서 시스템을 구성하는 각 기능 블록과 그 사이의 연결 버스타이밍을 기술하는 것은?

  1. TTL
  2. DTL
  3. HDL
  4. RTL
(정답률: 60%)
  • 정답은 "RTL"입니다. RTL은 Register Transfer Level의 약자로, 동작 수준과 게이트 수준 사이에 위치하는 설계 수준입니다. RTL은 시스템을 구성하는 각 기능 블록과 그 사이의 연결 버스타이밍을 기술하며, 레지스터 전송이라는 개념을 중심으로 설계됩니다. 이는 하드웨어 기술자가 논리 회로를 설계할 때 사용하는 고급 수준의 언어로, 하드웨어 설계를 더욱 쉽고 효율적으로 할 수 있도록 도와줍니다. 따라서, RTL이 집적회로 전반부 설계에서 동작 수준과 게이트 수준 사이에 위치하는 것입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

71. 기억보존(REFRESH)DL 필요하고 수시로 읽고 쓰기가 가능한 기억소자는?

  1. DRAM
  2. SRAM
  3. PROM
  4. EPROM
(정답률: 70%)
  • DRAM은 동적 램으로, 기억된 데이터를 지속적으로 새로 고쳐야 하기 때문에 기억 보존(REFRESH)DL이 필요합니다. 또한 수시로 읽고 쓰기가 가능하기 때문에 SRAM과 같은 정적 램과는 구분됩니다. PROM과 EPROM은 기억 내용을 수정할 수 없는 비휘발성 기억소자이므로, DRAM과는 다른 특징을 가집니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

72. 다음 CMOS 공정 중에서 가장 먼저 하는 것은?

  1. n-well 형성
  2. active 영역 정의
  3. metal 증착 및 배선
  4. 소스, 드레인 확산 형성
(정답률: 84%)
  • 가장 먼저 하는 것은 "n-well 형성"이다. 이는 전체 웨이퍼에 n-type dopant를 삽입하여 p-type substrate에 n-type well을 형성하는 과정으로, 이후 active 영역을 정의하고 소스/드레인 확산을 형성하기 위해 필요한 기본적인 공정이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

73. 드레인 접합의 공핍층이 커져 드레인 부근의 채널이 드레인 영역과 차단되는 현상은?

  1. 핀치오프(pinch-off)현상
  2. 사태항복(acalanche breakdown)현상
  3. 포화(saturation) 현상
  4. 반전(inversion) 현상
(정답률: 79%)
  • 드레인 접합의 공핍층이 커져 드레인 부근의 채널이 드레인 영역과 차단되는 현상을 핀치오프(pinch-off)현상이라고 합니다. 이는 MOSFET과 같은 트랜지스터에서 발생하는 현상으로, 게이트 전압이 일정 이상 올라가면 채널이 형성되어 전류가 흐르지만, 드레인 전압이 높아지면 공핍층이 커져 채널이 차단되어 전류가 흐르지 않게 됩니다. 이러한 현상은 트랜지스터의 동작을 제어하는 중요한 요소 중 하나입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

74. 레이아웃 설계 검증과정 중 레이아웃과 회로도의 네트리스트(Netlist)를 비교하여 상호연결성을 검증하는 과정은?

  1. ERC
  2. DRC
  3. LVS
  4. HDL
(정답률: 73%)
  • LVS는 Layout vs. Schematic의 약자로, 레이아웃과 회로도의 네트리스트를 비교하여 상호연결성을 검증하는 과정을 말합니다. 따라서 이 과정은 LVS 검증 과정이라고 불리며, 레이아웃 설계 검증과정 중 하나입니다. ERC는 Electrical Rule Check, DRC는 Design Rule Check, HDL은 Hardware Description Language을 의미하며, 이들은 LVS와는 다른 검증 과정입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

75. 전기적으로 프로그램 기록과 소거가 가능한 기억 소자는?

  1. PROM
  2. EPROM
  3. EEPROM
  4. Mask ROM
(정답률: 62%)
  • EEPROM은 Electrically Erasable Programmable Read-Only Memory의 약자로, 전기적으로 프로그램 기록과 소거가 가능한 기억 소자입니다. PROM과 Mask ROM은 일회성으로만 프로그램이 가능하고, EPROM은 소거를 위해 자외선을 사용해야 하지만 EEPROM은 전기적으로 소거가 가능하다는 차이점이 있습니다. 따라서 EEPROM은 반복적인 프로그램 수정이 필요한 시스템에서 유용하게 사용됩니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

76. 레이아웃 설계가 끝난 후 레이아웃 설계 자료를 반영하여 논리 시뮬레이션을 다시 하는 것은?

  1. Logic Synthesis
  2. Bottom-up Design
  3. Back Annotation
  4. Structured Design
(정답률: 81%)
  • 레이아웃 설계가 끝난 후에는 논리 시뮬레이션 결과와 레이아웃 설계 자료가 일치하지 않을 수 있습니다. 이를 해결하기 위해 레이아웃 설계 자료를 반영하여 논리 시뮬레이션을 다시 하는 것을 "Back Annotation" 이라고 합니다. 따라서 정답은 "Back Annotation" 입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

77. 도미노 로직(domino logic)에 대한 설명으로 옳지 않은 것은?

  1. 도미노 로직은 동적 CMOS 로직의 한 종류이다.
  2. 도미노 로직은 출력단에 인버팅 반 래치가 있어 동적 CMOS 로직의 출력과 같다.
  3. 도미노 로직은 사전 충전 시 출력은 항상 0이므로 다음 단에 직접 연결해도 출력방전이 없다.
  4. 도미노 로직은 사전 충전 시 출력은 항상 0이므로 잡음에도 강하다.
(정답률: 57%)
  • "도미노 로직은 출력단에 인버팅 반 래치가 있어 동적 CMOS 로직의 출력과 같다."는 옳지 않은 설명이다. 도미노 로직은 동적 CMOS 로직과는 다르게 출력이 항상 0 또는 1 중 하나로 고정되어 있지 않으며, 입력 신호의 변화에 따라 출력이 동작하는 방식이다. 따라서 출력이 인버팅 반 래치와 같지 않다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

78. 반도체 공정에서 웨이퍼에 마스크를 대고 그 위에 자외선 광원을 이용하여 마스크의 모양을 웨이퍼에 전사하는 작업을 무엇이라 하는가?

  1. 포토리소그래피 공정
  2. 에피택시 공정
  3. 증착과 식각
  4. 이온 주입 공정
(정답률: 82%)
  • 위의 작업은 "포토리소그래피 공정"이라고 한다. 이는 웨이퍼에 마스크를 대고 자외선 광원을 이용하여 마스크의 모양을 웨이퍼에 전사하는 공정으로, 반도체 제조 공정 중 가장 기본적이고 중요한 공정 중 하나이다. 이 공정을 통해 반도체 칩의 회로 패턴을 정확하게 형성할 수 있으며, 이는 반도체 칩의 기능과 성능에 직접적인 영향을 미친다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

79. 에피택셜(epitaxial) 성장은 어느 경우에 적합한가?

  1. 기판에 매우 얇은 다결정을 성장시킬 때
  2. 기판에 매우 얇은 단결정을 성장시킬 때
  3. 원통형 잉곳(ingot)을 성장시킬 때
  4. 불순물을 기판에 골고루 분포시킬 때
(정답률: 69%)
  • 에피택셜 성장은 기판 위에 매우 얇은 단결정을 성장시킬 때 적합합니다. 이는 기판과 성장하려는 결정의 구조가 서로 일치하고, 기판의 결정 구조가 성장하려는 결정의 성장 방향을 결정하기 때문입니다. 따라서 기판과 성장하려는 결정의 구조가 일치하지 않으면 에피택셜 성장이 어렵습니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

80. CMOS 논리회로의 특성으로 틀린 것은?

  1. 조합논리회로는 현재의 입력 값에 의해서만 출력이 결정된다.
  2. 순차논리회로는 현재의 입력과 과거의 입력으로 출력이 결정된다.
  3. 순차논리회로는 래치(latch)나 플립플롭의 기억소자를 포함한다.
  4. CMOS 논리회로에서 용량성 노드는 고려할 필요가 없다.
(정답률: 78%)
  • "CMOS 논리회로에서 용량성 노드는 고려할 필요가 없다."는 틀린 설명입니다. CMOS 논리회로에서는 MOSFET의 게이트와 소스/드레인 사이에 존재하는 적은 양의 용량성 노드 때문에 시간 지연이 발생할 수 있습니다. 이러한 용량성 노드는 고려하여 회로 설계를 해야합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

< 이전회차목록 다음회차 >