반도체설계산업기사 필기 기출문제복원 (2017-05-07)

반도체설계산업기사
(2017-05-07 기출문제)

목록

1과목: 반도체공학

1. 1s22s22p63s23p4로 원자가 배열이 되어 있다. 이 원소의 원자 번호는 어떻게 되는가?

  1. 11
  2. 13
  3. 16
  4. 18
(정답률: 86%)
  • 이 원소는 16번 원소인 황(Sulfur)이다. 원자 번호는 원소의 전자 구성에 의해 결정되며, 이 원소의 전자 구성은 1s22s22p63s23p4 이다. 이를 합치면 2+2+6+2+4=16 이므로, 이 원소의 원자 번호는 16이 된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

2. 실리콘 웨이퍼에 인(P) 원자를 2×1018m-3로 도핑 하였다. 열평형 상태에서 홀(hole)의 농도는? (단, ni = 1.5×1018m-3라 가정한다.)

  1. 2.25×1012m-3
  2. 1.125×1014m-3
  3. 133.33m-3
  4. 2.66×1020m-3
(정답률: 73%)
  • 도핑된 인(P) 원자는 전자를 가지지 않고 홀(hole)을 형성한다. 따라서, 도핑된 인(P) 원자의 농도는 홀의 농도와 같다.

    홀의 농도는 다음과 같이 계산할 수 있다.

    p = p0 + NA - ND

    여기서, p0는 기본 홀 농도, NA는 도핑된 양성자 농도, ND는 도너 불순물(예: 인)의 농도이다.

    기본 홀 농도 p0는 ni2/NA로 계산할 수 있다. 여기서, ni는 내부 전자와 홀의 농도가 같아지는 온도에서의 내부 전자 농도이다.

    따라서,

    p0 = ni2/NA = (1.5×1018)2/(2×1018) = 1.125×1014m-3

    NA는 문제에서 주어졌으므로,

    p = p0 + NA - ND = 1.125×1014m-3 + 2.25×1012m-3 - 0 = 1.1475×1014m-3

    따라서, 정답은 "1.125×1014m-3"이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

3. 베이스 공통 트랜지스터의 동작 상태를 4가지로 분류할 때 차단영역에 해당하는 것은?

  1. 이미터-베이스 접한 순바이어스, 컬렉터-베이스 접합 순바이어스
  2. 이미터-베이스 접합 순바이어스,컬렉터-베이스 접합 역바이어스
  3. 이미터-베이스 접합 역바이어스, 컬렉터-베이스 접합 순바이어스
  4. 이미터-베이스 접합 역바이어스, 컬렉터-베이스 접합 역바이어스
(정답률: 66%)
  • 베이스 공통 트랜지스터의 동작 상태를 4가지로 분류하면, "이미터-베이스 접합 역바이어스, 컬렉터-베이스 접합 역바이어스"가 차단영역에 해당한다. 이는 베이스와 에미터 사이의 접합과 베이스와 컬렉터 사이의 접합 모두 역방향 바이어스가 걸려있기 때문이다. 이 상태에서는 전류가 흐르지 않으며, 트랜지스터는 작동하지 않는다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

4. 제너다이오드에 대한 설명으로 옳은 것은?(오류 신고가 접수된 문제입니다. 반드시 정답과 해설을 확인하시기 바랍니다.)

  1. 높은 전압특성을 가지고 있다.
  2. 낮은 역전압에서 예리한 절연파괴를 갖는다.
  3. 제어정류기로서 유용하다.
  4. 부성 저항특성을 갖는다.
(정답률: 33%)
  • 제너다이오드는 양방향 전류를 허용하지 않는 반도체 소자로, 정방향 전압에서는 전류가 흐르고 역방향 전압에서는 차단되는 특성을 가지고 있습니다. 이 때, 역전압이 일정 수준 이상으로 커지면 제너다이오드 내부의 절연체가 파괴되어 전류가 흐르게 되는데, 이를 절연파괴라고 합니다. 따라서, 제너다이오드는 낮은 역전압에서 예리한 절연파괴를 갖는다고 할 수 있습니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

5. 반도체 재료의 성질이 아닌 것은?

  1. 광전효과가 나타난다.
  2. 홀 효과(hall effect)가 나타난다.
  3. 온도가 증가하면 도전율이 증가한다.
  4. 불순물을 주입하면 도전율이 감소한다.
(정답률: 80%)
  • 불순물은 반도체의 결정 구조를 깨뜨리고 전자의 움직임을 방해하기 때문에 도전율이 감소한다. 이는 반도체의 순도가 높을수록 전기적으로 더 효율적이기 때문에 중요한 성질이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

6. 실리콘 공정에서 산화막(SiO2)의 용도가 아닌 것은?

  1. 불순물의 선택적 주입을 위한 마스크
  2. 전기적인 절연 및 유전체
  3. MOS 트랜지스터의 게이트전극
  4. 반도체 소자 표면의 보호막
(정답률: 68%)
  • 산화막은 전기적인 절연 및 유전체로 사용되며, 불순물의 선택적 주입을 위한 마스크로도 사용됩니다. 또한 반도체 소자 표면의 보호막으로도 사용됩니다. 그러나 MOS 트랜지스터의 게이트전극으로는 사용되지 않습니다. MOS 트랜지스터의 게이트전극은 일반적으로 다른 물질로 만들어집니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

7. n형 실리콘 반도체를 만들려고 할 때, 사용할 수 없는 불순물 원자는?

  1. B
  2. Sb
  3. As
  4. P
(정답률: 75%)
  • 정답은 "B"입니다. 이유는 n형 실리콘 반도체를 만들 때, 불순물로서 도핑하는 원자는 전자를 기부하여 전자 수를 늘리는 역할을 합니다. n형 실리콘 반도체는 전자를 기부하는 도핑물질로서 비금속인 인(P), 비금속인 비소(As), 비금속인 안티모니(Sb) 등을 사용합니다. 그러나 B(붕소)는 전자를 받아들이는 도핑물질로서 p형 실리콘 반도체를 만들 때 사용됩니다. 따라서 n형 실리콘 반도체를 만들 때는 B(붕소)를 사용할 수 없습니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

8. 공유결합에 관한 설명 중 틀린 것은?

  1. 최와각 전자들을 서로 공유하여 이루어진다.
  2. 결합력이 강하며 방향성을 가지고 있다.
  3. 가전자들이 자유롭게 움직일 수 있다.
  4. 실리콘(Si)의 결정결합의 형태에 해당한다.
(정답률: 76%)
  • 가전자들이 자유롭게 움직일 수 있다는 설명이 틀린 것이다. 공유결합은 원자들이 서로 전자를 공유하여 결합하는 것으로, 결합된 원자들은 결합된 전자쌍을 공유하므로 자유롭게 움직일 수 없다. 이는 결합력이 강하며 방향성을 가지는 특징과도 관련이 있다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

9. 반도체 재료의 결정을 표시함에 있어서 격자내의 면이나 방향을 표시하는데, 각 방향의 기본 벡터의 정수배로 나타낸 값의 비율을 역수로 나타내는 방법은?

  1. Diamond Index
  2. Face Index
  3. Miller Index
  4. Body Index
(정답률: 84%)
  • Miller Index는 반도체 재료의 결정을 표시하는데 사용되는 방법으로, 격자내의 면이나 방향을 표시하는데 각 방향의 기본 벡터의 정수배로 나타낸 값의 비율을 역수로 나타내는 방법입니다. 이 방법은 반도체 재료의 결정을 표시하는데 가장 널리 사용되는 방법 중 하나이며, 다이아몬드 인덱스, 페이스 인덱스, 바디 인덱스와는 다른 개념입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

10. MOSFET의 단자로 틀린 것은?

  1. 소스
  2. 콜렉터
  3. 드레인
  4. 게이트
(정답률: 88%)
  • MOSFET은 소스, 드레인, 게이트 세 개의 단자로 구성되어 있습니다. 콜렉터는 MOSFET이 아닌 다른 전자소자인 트랜지스터에서 사용되는 단자입니다. 따라서 MOSFET의 단자로 콜렉터는 없습니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

11. 증가형 MOSFET의 문턱전압(threshold voltage, VT)에 대한 설명 중 옳은 것은?

  1. 문턱전압이 같으면 외부 바이어스에 무관하게 전류의 크기가 동일하다.
  2. 문턱전압은 외부 조건에 의하여 변하지 않고 일정하게 유지된다.
  3. NMOS의 경우 게이트와 소스 사이에 문턱전압 이하의 전압이 걸리면 전류가 흐른다.
  4. PMOS의 경우 문턱전압은 (-)의 값을 갖는다.
(정답률: 69%)
  • 정답은 "PMOS의 경우 문턱전압은 (-)의 값을 갖는다." 이다.

    증가형 MOSFET에서는 게이트와 소스 사이에 양의 전압이 걸려야 전류가 흐르게 된다. 이 때, PMOS는 양의 전압이 걸려야 전류가 흐르기 때문에 문턱전압은 음의 값을 갖게 된다. 즉, 게이트와 소스 사이에 음의 전압이 걸려야 전류가 흐르게 된다.

    따라서 PMOS와 NMOS의 문턱전압은 부호가 반대이며, 이는 MOSFET의 동작 방식과 관련이 있다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

12. 반도체 재료에 전계를 인가함에 의해서 발생되는 전류를 무엇이라고 하는가?

  1. 드리프트(drift)전류
  2. 확산(diffusion)전류
  3. 차단(cutoff)전류
  4. 포화(saturation)전류
(정답률: 80%)
  • 반도체 내에서 전기장이 인가되면, 전자와 양공이 이동하게 되는데 이때 전자와 양공이 이동하는 전류를 드리프트 전류라고 한다. 이는 전자와 양공이 전기장에 의해 가해지는 힘에 따라 이동하는 것으로, 반도체 내에서 이동하는 전자와 양공의 밀도에 따라 전류의 크기가 결정된다. 따라서, 반도체 내에서 전기장에 의해 발생하는 전류를 드리프트 전류라고 한다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

13. pn접합에서 외부의 전계가 없는데도 전위장벽이 발생하는 이유는?

  1. 확산작용
  2. 분리작용
  3. 항복작용
  4. 제너현상
(정답률: 72%)
  • pn접합에서 외부의 전계가 없어도 전위장벽이 발생하는 이유는 확산작용 때문입니다. pn접합에서 p쪽과 n쪽의 이온 농도 차이로 인해 이온들이 서로 확산하면서 전위장벽이 형성됩니다. 이 전위장벽은 pn접합에서 전류가 흐르는 방향을 결정하고, 다양한 전자소자에서 중요한 역할을 합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

14. 터널 다이오드에 관한 설명 중 틀린 것은?

  1. 가하는 도너 밀도를 매우 낮게 하면 공핍층이 좁아지고 전계의 세기가 증가한다.
  2. 역 바이어스 상태에서 저항이 작다.
  3. 펄스 및 계수회로에 유익하게 응용된다.
  4. 부성저항 특성을 갖는다.
(정답률: 59%)
  • "가하는 도너 밀도를 매우 낮게 하면 공핍층이 좁아지고 전계의 세기가 증가한다."가 틀린 설명이다. 실제로는 도너 밀도가 낮을수록 공핍층이 넓어지고 전계의 세기가 감소한다. 도너 밀도가 높을수록 공핍층이 좁아지고 전계의 세기가 증가한다. 이는 도너 밀도가 공핍층 내에서 자유전자와 결합된 도너이므로, 도너 밀도가 높을수록 공핍층 내에서 자유전자와 결합할 확률이 높아지기 때문이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

15. 다이오드에 바이어스를 인가할 때 P형에 양(+)전원을 N형에 음(-) 전원을 연결하는 방식은?

  1. 액티브 바이어스 (Active Bias)
  2. 패시브 바이어스 (Passive Bias)
  3. 순방향 바이어스 (Forward Bias)
  4. 역방향 바이어스 (Reveres Bias)
(정답률: 84%)
  • P형과 N형 사이에 전압을 인가하여 P형과 N형 사이에 전자와 정공이 이동할 수 있도록 만들어주는 것이다. 이 때, 양극에 양전압을, 음극에 음전압을 인가하므로 전류가 흐르게 되어 다이오드가 동작하게 된다. 이러한 방식을 순방향 바이어스 (Forward Bias)라고 한다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

16. MOSFET과 JFET의 가장 큰 차이점은?

  1. JFET는 정격전력이다.
  2. JEFT는 접합에 의해 게이트와 채널이 분리되어 있다.
  3. MOSFET에는 두 개의 게이트가 있다.
  4. MOSFET에는 물리적 채널이 없다.
(정답률: 75%)
  • MOSFET과는 달리, JFET는 게이트와 채널이 접합에 의해 분리되어 있기 때문에, 게이트 전압이 채널 전압에 영향을 미치지 않습니다. 이는 JFET의 특성 중 하나로, MOSFET과는 다른 동작 방식을 가지고 있습니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

17. pn접합의 항복현상 중의 하나인 사태항복(avalanche breakdown)이 발생되는 경우는?

  1. 순방향 전류가 과잉될 때
  2. 전위장벽이 영(zero)으로 감소될 때
  3. 순방향 바이어스 전압이 어떤 값을 가질 때
  4. 역방향 바이어스 전압이 어ᄄᅠᆫ 값을 가질 때
(정답률: 78%)
  • 사태항복은 pn접합에서 역방향 바이어스 전압이 어떤 값을 가질 때 발생됩니다. 이는 역방향 바이어스 전압이 일정 값 이상이 되면 전자가 충분히 가속되어 충돌하면서 새로운 전자-홀 쌍을 생성하고, 이 과정이 반복되면서 전류가 급격히 증가하게 되기 때문입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

18. 다음 실리콘의 원소 배열 표현이 맞는 것은?

  1. 1s22s42p23s43p2
  2. 1s22s22p43s23p2
  3. 1s22s22p43s23p4
  4. 1s22s22p63s23p2
(정답률: 74%)
  • 정답: "1s22s22p63s23p2"

    이유: 실리콘(Si)의 전자 구성은 14개의 전자를 가지고 있으며, 이는 1s22s22p63s23p2으로 나타낼 수 있습니다. 이전자 구성은 다음과 같습니다.

    - 1s2: 1s 궤도에 2개의 전자가 존재합니다.
    - 2s2: 2s 궤도에 2개의 전자가 존재합니다.
    - 2p6: 2p 궤도에 6개의 전자가 존재합니다.
    - 3s2: 3s 궤도에 2개의 전자가 존재합니다.
    - 3p2: 3p 궤도에 2개의 전자가 존재합니다.

    따라서, "1s22s22p63s23p2"가 올바른 실리콘의 전자 구성입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

19. 다음 그림과 같은 소자와 관련하여 옳지 않은 것은?

  1. 기판(substrate)과 드레인 사이에는 순방향 전압을 건다.
  2. 정상적인 경우 전류는 드레인에서 소스로 흐른다.
  3. 증가형 n채널 MOSFET 이다.
  4. 게이트에 (+) 전압 인가시 전류가 흐른다.
(정답률: 71%)
  • "기판(substrate)과 드레인 사이에는 순방향 전압을 건다."는 옳은 설명이 아니다. MOSFET에서는 기판과 소스가 연결되어 있으며, 기판은 소스와 같은 전위를 가지게 된다. 따라서, 드레인과 기판 사이에는 역방향 전압이 걸리게 된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

20. pn접합에서 순방향 바이어스를 인가하였을 때 일어나는 현상은?

  1. 이온화가 증가한다.
  2. 전류가 흐르지 않는다.
  3. 접합변의 정전용량이 증가한다.
  4. 접합면의 전위장벽이 낮아진다.
(정답률: 79%)
  • 순방향 바이어스를 인가하면 p쪽과 n쪽의 전자가 이동하여 pn접합에서 이온화가 증가합니다. 이로 인해 접합면의 전위장벽이 낮아지게 되고, 이는 pn접합에서 전류가 흐르는데 중요한 역할을 합니다. 따라서 정답은 "접합면의 전위장벽이 낮아진다." 입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

2과목: 전자회로

21. 펄스부호변조(PCM)에 대한 설명 중 틀린 것은?

  1. 점유 주파수 대역이 넓다.
  2. PCM 고유의 잡음이 발생한다.
  3. 전송 방해가 많은 통신로에서도 전송 품질이 좋은 통신이 가능하다.
  4. 원신호 펄스 재생은 진폭 변동이나 파형 찌그러짐에 영향을 받는다.
(정답률: 74%)
  • "원신호 펄스 재생은 진폭 변동이나 파형 찌그러짐에 영향을 받는다."가 틀린 설명이다. PCM은 원신호를 일정한 시간 간격으로 샘플링하여 디지털 신호로 변환하는 방식으로, 원신호의 진폭 변동이나 파형 찌그러짐에 영향을 받지 않는다. 따라서 PCM은 원신호를 정확하게 재생할 수 있는 장점이 있다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

22. 교차 일그러짐(crossover distortion) 현상은 어느 증폭기에서 발생하는가?

  1. A급 증폭기
  2. AB급 증폭기
  3. B급 증폭기
  4. C급 증폭기
(정답률: 74%)
  • 교차 일그러짐 현상은 B급 증폭기에서 발생한다. B급 증폭기는 양쪽 반주기 중 하나만 사용하여 신호를 증폭하기 때문에, 신호의 양극성이 바뀔 때 반주기 전환에 따른 일그러짐이 발생한다. 이로 인해 출력 신호의 왜곡이 발생하게 된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

23. 부귀환 증폭기에서 Aβ≫1의 경우 증폭기 이득의 안정성이 향상되는 이유는?

  1. 증폭기 이득 A가 크기 때문이다.
  2. 귀환계수 β가 작기 때문이다.
  3. 증폭기의 부하 저항이 만큼 감소되기 때문이다.
  4. 증폭기의 이득이 귀환회로의 β에 의해서 결정되기 때문이다.
(정답률: 72%)
  • 부귀환 증폭기에서 Aβ≫1의 경우, 귀환회로의 β가 매우 크기 때문에 증폭기의 출력이 입력 신호의 크기에 비해 매우 작아지게 됩니다. 이로 인해 증폭기의 부하 저항이 만큼 감소하게 되어 증폭기 이득의 안정성이 향상됩니다. 따라서, 증폭기의 이득이 귀환회로의 β에 의해서 결정되기 때문에 이유는 "증폭기의 이득이 귀환회로의 β에 의해서 결정되기 때문이다." 입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

24. 펄스회로의 출력이 Vo = 1 – e-0.1t일 때 시정수 몇 초인가?

  1. 20초
  2. 10초
  3. 1초
  4. 0.1초
(정답률: 75%)
  • 시정수는 출력이 안정화되어 원래 값에서 5% 이내로 수렴하는데 걸리는 시간을 말한다. 따라서, Vo가 1에 가까워질 때, Vo = 0.95로 놓고 시간 t를 구하면 된다.

    0.95 = 1 - e-0.1t

    e-0.1t = 0.05

    -0.1t = ln(0.05)

    t = -ln(0.05) / 0.1

    t ≈ 10.995

    따라서, 시정수는 약 10초이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

25. 맥동률(γ)에 관한 설명으로 올바른 것은?

  1. 교류를 직류로 바꾸는 과정이다.
  2. 맥동률(γ)은 로 구할 수 있다.
  3. 정류된 직류 출력에 교류성분이 얼마나 포함되어 있는지의 정도를 나타낸다.
  4. 교류를 직류로 만들 때 직류가 되지 않고 남아 있는 교류 성분으로 모양이 파도모양처럼 나타난다.
(정답률: 81%)
  • 맥동률(γ)은 "정류된 직류 출력에 교류성분이 얼마나 포함되어 있는지의 정도를 나타낸다." 이 말은 맥동률이 교류를 직류로 바꾸는 과정이 아니라는 것을 의미합니다. 맥동률은 정류된 직류 출력에 교류성분이 얼마나 포함되어 있는지를 나타내는 지표로, 이를 계산하는 공식은 입니다. 따라서 맥동률은 교류를 직류로 바꾸는 과정이 아니라, 출력 신호에 포함된 교류성분의 정도를 나타내는 지표입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

26. PCM 회로에서 빈칸 A의 회로는?

  1. 부호화 회로
  2. 비교기 회로
  3. 증폭 회로
  4. 필터 회로
(정답률: 79%)
  • PCM은 아날로그 신호를 디지털 신호로 변환하는 방법 중 하나이다. 이를 위해 아날로그 신호를 샘플링하고 양자화하여 디지털 신호로 변환한다. 이때 부호화 회로는 디지털 신호를 특정한 코드로 변환하는 역할을 한다. 따라서 PCM 회로에서 빈칸 A의 회로는 부호화 회로이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

27. 회로의 전달 특성은? (단, Q1과 Q2 트랜지스터는 스위치용이다.)

(정답률: 82%)
  • 전달 특성은 입력 신호와 출력 신호의 관계를 나타내는 것으로, 입력 신호의 크기와 형태에 따라 출력 신호가 어떻게 변화하는지를 나타낸다. 이 회로에서는 Q1과 Q2 트랜지스터가 스위치로 사용되므로, 입력 신호가 ON/OFF 신호로 주어졌을 때 출력 신호도 ON/OFF 신호로 변화하게 된다. 따라서 전달 특성은 ON/OFF 신호의 전달 여부를 나타내는 ""가 된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

28. 그림의 입출력 특성을 가지는 회로는?

  1. 반파정류회로
  2. 전파정류회로
  3. 연산증폭기
  4. 클리핑 회로
(정답률: 72%)
  • 이 회로는 입력 신호의 전압이 양수인 경우와 음수인 경우를 구분하여 출력 신호를 생성하는 전파정류회로이다. 입력 신호의 양수 부분은 다이오드 D1을 통해 전류가 흐르고, 음수 부분은 다이오드 D2를 통해 전류가 흐르게 되어 출력 신호가 생성된다. 따라서 그림의 입출력 특성을 가지는 회로는 "전파정류회로"이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

29. 소신호 증폭기의 설명으로 옳은 것은?

  1. 부하선의 작은 부분만을 사용한다.
  2. 항상 mV 범위의 출력신호를 갖는다.
  3. 각 입력 주기에 포화가 일어난다.
  4. 항상 공통 이미터 증폭기이다.
(정답률: 65%)
  • 소신호 증폭기는 입력 신호의 크기를 증폭하여 출력하는 장치로, 보통 부하선의 작은 부분만을 사용합니다. 이는 전체 부하선을 사용하면 신호가 왜곡될 가능성이 높기 때문입니다. 또한, 소신호 증폭기는 항상 mV 범위의 출력신호를 갖습니다. 이는 입력 신호가 작기 때문입니다. 각 입력 주기에 포화가 일어나는 경우도 있지만, 이는 입력 신호의 크기와 증폭기의 특성에 따라 다릅니다. 마지막으로, 소신호 증폭기는 항상 공통 이미터 증폭기입니다. 이는 입력 신호와 출력 신호가 공통 이미터를 사용하기 때문입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

30. FM신호의 검파회로에서 별도의 진폭제한회로가 필요 없는 회로는?

  1. 제곱 검파회로
  2. 복동조 주파수 변별 회로
  3. 포스토 실리(Forster-Seeley)주파수 변별회로
  4. 비검파기(ratio detector)
(정답률: 77%)
  • 비검파기는 FM신호를 검파하는 과정에서 진폭 제한이 일어나지 않기 때문에 별도의 진폭제한회로가 필요 없다. 따라서 비검파기가 별도의 진폭제한회로가 필요 없는 회로이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

31. 전압 증폭도가 100인 증폭기의 전압이득은 몇 dB인가?

  1. 10
  2. 20
  3. 30
  4. 40
(정답률: 68%)
  • 전압 증폭도가 100이라는 것은 입력 전압에 비해 출력 전압이 100배 더 크다는 것을 의미합니다. 이를 dB로 변환하면 20log(100) = 40dB가 됩니다. 따라서 정답은 "40"입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

32. 컬렉터 접기 증폭회로에 대한 설명으로 틀린 것은?

  1. 이미터 플로어라고도 한다.
  2. 전압 이득은 1보다 약간 작다.
  3. 입력전압과 출력전압의 위상은 역상이다.
  4. 입력 임피던스는 높고, 출력 임피던스는 매우낮다.
(정답률: 70%)
  • "입력전압과 출력전압의 위상은 역상이다."라는 설명이 틀린 것은 아니다. 따라서 정답이 없다.

    컬렉터 접기 증폭회로는 입력 신호를 증폭시키는 회로로, 입력 신호는 베이스-에미터 접합을 통해 전달되고 출력 신호는 콜렉터-에미터 접합을 통해 출력된다. 이 회로의 특징은 이미터 플로어라고도 불리며, 전압 이득은 1보다 약간 작다는 것이다. 또한 입력 임피던스는 높고, 출력 임피던스는 매우 낮다는 것도 특징 중 하나이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

33. 회로에서 Ei=1V일 때 전류 IL은 몇 mA인가?

  1. 0.1
  2. 0.4
  3. -0.5
  4. -0.6
(정답률: 80%)
  • 회로의 전압분배 법칙에 따라, R1과 R2에 걸리는 전압은 각각 Ei/2 = 0.5V이다. 이에 따라, R1과 R2를 통과하는 전류는 각각 0.5V/R1과 0.5V/R2이다. 이 두 전류는 R3에서 합쳐지므로, IL = 0.5V/R1 + 0.5V/R2 = 0.5(1/R1 + 1/R2)이다. 따라서, R1 = 2kΩ, R2 = 5kΩ일 때, IL = 0.4mA이다. 이유는 R2가 R1보다 크기 때문에, R2를 통과하는 전류가 더 작아져서 전체 전류도 작아지기 때문이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

34. FET 증폭기의 고주파 응답을 결정하는 것은?

  1. 바이패스 커패시터
  2. 트랜지스터의 내부 커패시터
  3. 전압이득
  4. 전류이득
(정답률: 68%)
  • FET 증폭기의 고주파 응답은 트랜지스터의 내부 커패시터에 의해 결정됩니다. 이는 고주파 신호가 트랜지스터 내부를 통과할 때 발생하는 커패시터의 충전 및 방전에 따라 발생하는 것입니다. 따라서 이 내부 커패시터의 크기와 특성이 고주파 응답에 큰 영향을 미치게 됩니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

35. 회로에서 컬렉터 전류 IC를 구하면?（단, β=100 이고, VBE=0.7 이다.)

  1. 39mA
  2. 25mA
  3. 46mA
  4. 32mA
(정답률: 64%)
  • 주어진 회로에서 베이스 전압은 12V이고, 베이스와 에미터 사이의 전압은 0.7V이므로, 컬렉터와 에미터 사이의 전압은 11.3V이다. 이때, 컬렉터 전류 IC는 다음과 같이 구할 수 있다.

    IC = (VCC - VCE) / RC

    여기서, VCC는 15V이고, VCE는 11.3V이다. 또한, RC는 290Ω이다. 따라서,

    IC = (15V - 11.3V) / 290Ω = 39mA

    따라서, 정답은 "39mA"이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

36. 연산증폭기 회로에 그림(a)를 입력할 때 그림(b)와 같은 출력이 나타나는 현상은?

  1. 슬루 레이트(slew rate)
  2. 입력 바이어스 전류
  3. DC 오프세트(offset) 전압
  4. 유한한 전압이득
(정답률: 87%)
  • 그림(a)는 입력 신호가 급격하게 변화하는 경우, 연산증폭기의 출력이 급격하게 변화하지 못하고 왜곡되는 현상을 보여준다. 이는 연산증폭기의 슬루 레이트(slew rate)가 제한되어 있기 때문이다. 슬루 레이트란, 연산증폭기가 입력 신호의 급격한 변화에 얼마나 빠르게 반응할 수 있는지를 나타내는 지표이다. 따라서, 입력 신호의 급격한 변화가 발생할 경우, 연산증폭기의 슬루 레이트를 고려하여 적절한 회로 설계가 필요하다. 다른 보기들은 연산증폭기의 다른 특성들을 나타내는 용어들이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

37. 연산증폭기의 스위칭 특성에 가장 크게 영향을 주는 것은?

  1. 입출력 임피던스
  2. 슬루 레이트
  3. 출력 오프셋 전압
  4. 동위상제거비(CMRR)
(정답률: 82%)
  • 연산증폭기의 스위칭 특성은 입력 신호가 급격하게 변할 때 출력 신호가 얼마나 빠르게 변화하는지를 나타내는데, 이 때 가장 크게 영향을 주는 것은 슬루 레이트입니다. 슬루 레이트란 출력 신호가 입력 신호에 따라 변화하는 속도를 의미하며, 이 값이 높을수록 입력 신호의 급격한 변화에 빠르게 대응할 수 있습니다. 따라서 슬루 레이트가 높을수록 연산증폭기의 스위칭 특성이 우수해지며, 입력 신호의 고주파 성분을 잘 전달할 수 있습니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

38. 증폭도 A가 매우 큰 증폭기에 귀환율 β의 부귀환을 가한 경우 전압이득은?

  1. Aβ
  2. 1/β
  3. 1/βA
  4. A/1+A
(정답률: 74%)
  • 부귀환을 가하면 입력 신호와 출력 신호의 상관관계가 바뀌게 되어 전압이득이 음수가 된다. 따라서 증폭도 A와 부귀환율 β의 곱인 Aβ가 음수가 되어야 한다. 이를 만족하는 보기는 "1/β"이다. 이유는 A와 β가 모두 양수이므로 Aβ가 음수가 되려면 β가 A의 역수인 1/A보다 커야 한다. 따라서 부귀환율 β의 값이 A의 역수인 1/A보다 크면 Aβ는 음수가 되어 전압이득은 1/β가 된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

39. 교류를 직류전원으로 변환할 때 사용되지 않는 부품은?

  1. 변압기
  2. 정류다이오드
  3. 제너다이오드
  4. 트라이액
(정답률: 74%)
  • 교류를 직류로 변환하는 과정에서 사용되는 부품은 변압기, 정류다이오드, 제너다이오드이다. 이 중에서 트라이액은 교류를 제어하는 스위치 역할을 하지만, 직류전원으로 변환하는 과정에서는 사용되지 않는다. 따라서 정답은 "트라이액"이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

40. 다이오드의 전하축적 효과가 없을 때 옳은 것은?

  1. 순방향 전류값이 적다.
  2. 순방향 전류값이 크다.
  3. 역방향 회복시간이 무한대이다.
  4. 역방향 회복시간이 “0”이다.
(정답률: 73%)
  • 다이오드의 전하축적 효과가 없다는 것은 다이오드가 역방향으로 전류를 흐르지 않는다는 것을 의미합니다. 따라서 역방향 회복시간이 0이 되는 것은 이전에 역방향으로 흐르던 전류가 즉시 차단되어 전하축적이 발생하지 않기 때문입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

3과목: 논리회로

41. 그림과 같은 전가산기(Full adder)의 입력이 A=1,B=0,C=1일 때 출력으로 옳은 것은? (단, So : Sum, Co : Carry이다.)

  1. Co = 0, So = 0
  2. Co = 0, So = 1
  3. Co = 1, So = 0
  4. Co = 1, So = 1
(정답률: 58%)
  • 전가산기는 2개의 이진수와 이전 단계에서의 자리올림수(Carry-in)를 입력으로 받아 각 자리의 합(Sum)과 다음 단계로의 자리올림수(Carry-out)를 출력하는 회로이다. 따라서 입력 A=1, B=0, C=1일 때, Sum은 A XOR B XOR C = 1 XOR 0 XOR 1 = 0이 되고, Carry-out은 (A AND B) OR (C AND (A XOR B)) = (1 AND 0) OR (1 AND (1 XOR 0)) = 0 OR 1 = 1이 된다. 따라서 출력은 "Co = 1, So = 0"이 된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

42. Shift register 안에 있는 binary number가 5번 Shift left 되었다. 현재 number 크기는 다음 중 어느 것에 해당되는가? (단, shift register의 길이는 충분하며 shift-in되는 bit는 모두 0 이다.)

  1. 맨처음 binary number × 5
  2. 맨처음 binary number ÷ 5
  3. 맨처음 binary number × 32
  4. 맨처음 binary number ÷ 32
(정답률: 81%)
  • 정답은 "맨처음 binary number × 32"이다.

    Shift register 안에 있는 binary number가 5번 Shift left 되었다는 것은, 맨 처음 binary number가 5번 왼쪽으로 이동했다는 것을 의미한다. 이동한 결과, 맨 처음 binary number의 값은 2의 5승(32)배가 된다. 따라서 현재 number 크기는 맨 처음 binary number × 32가 된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

43. 반가산기의 합 또는 반감산기의 차를 얻기 위해 필요한 게이트는?

  1. AND
  2. OR
  3. XNOR
  4. XOR
(정답률: 78%)
  • XOR 게이트는 두 입력이 서로 다를 때 1을 출력하므로, 반가산기에서는 두 비트의 합을 구하기 위해 사용됩니다. 또한, 반감산기에서는 두 비트의 차를 구하기 위해 사용됩니다. 따라서, 반가산기의 합 또는 반감산기의 차를 얻기 위해서는 XOR 게이트가 필요합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

44. 4단 하향 Counter에서 10번째 클록펄스가 인가되면 각 단이 나타내는 2진수를 10진수로 변환하면?

  1. 6
  2. 7
  3. 8
  4. 9
(정답률: 72%)
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

45. 다음 중 조합논리회로에 해당하는 것은?

  1. RAM
  2. 레지스터
  3. 디코더
  4. 카운터
(정답률: 72%)
  • 조합논리회로는 입력값에 따라 출력값이 결정되는 회로를 말한다. 이 중에서 디코더는 입력값에 따라 출력값이 결정되는 조합논리회로의 한 종류이다. 디코더는 입력값을 받아서 그에 해당하는 출력값을 출력하는데, 이때 입력값과 출력값은 1:2^n의 비율을 가진다. 예를 들어 3비트 입력값을 받으면 8개의 출력값을 출력한다. 따라서 디코더는 조합논리회로 중에서 입력값에 따라 출력값이 결정되는 회로이므로 정답은 "디코더"이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

46. D 플립플롭에서 D 입력에 입력한 데이터의 각 비트는 클럭 펄스 몇 개의 시간만큼 늦어서 Q 출력에 도달하는가?

  1. 1
  2. 2
  3. 3
  4. 4
(정답률: 77%)
  • D 플립플롭에서 입력 데이터의 각 비트는 클럭 펄스의 다음 주기에 Q 출력에 도달한다. 따라서 입력 데이터의 각 비트는 1개의 클럭 펄스만큼 늦어서 Q 출력에 도달하므로 정답은 "1"이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

47. 다음 논리회로의 출력식으로 옳은 것은?

  1. X=A+B
  2. Y=A⊕B
  3. X=A⊕B
  4. Y=A⊕B
(정답률: 82%)
  • 입력 A와 B가 XOR 연산을 거치면 Y에 결과가 저장된다. 그리고 Y와 A를 OR 연산을 거치면 X에 결과가 저장된다. 따라서 X는 A와 B의 XOR 연산 결과와 같다. 따라서 정답은 "X=A⊕B"이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

48. n비트의 입력으로 2n개의 출력 중의 하나를 1로 설정하도록 하는 장치는?

  1. 디코더
  2. 인코더
  3. 카운터
  4. 플립플롭
(정답률: 63%)
  • 디코더는 n비트의 입력을 받아 2n개의 출력 중 하나를 1로 설정하는 장치이다. 이는 입력 비트에 해당하는 출력 비트만 1이 되고 나머지는 모두 0이 되는 것을 의미한다. 따라서 디코더가 정답이다. 인코더는 입력 신호를 압축하여 출력하는 장치이며, 카운터는 숫자를 세는 장치, 플립플롭은 이진 데이터를 저장하는 논리 회로이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

49. 원 정보부호가 1011 일 때 이것의 짝수 패리티 해밍코드(Hamming Code)를 구하면?

  1. 1011010
  2. 0101011
  3. 0001100
  4. 0110011
(정답률: 62%)
  • 해밍코드는 원 정보부호에 오류 검출 및 정정 기능을 추가한 코드이다. 짝수 패리티 해밍코드는 각 비트의 값이 짝수가 되도록 패리티 비트를 추가하는 방식이다.

    먼저, 원 정보부호인 1011 에서 패리티 비트를 추가하기 위해 4개의 비트를 사용한다. 이때, 4개의 비트는 2의 거듭제곱인 4보다 큰 최소한의 수이므로 4+1=5개의 비트를 사용한다.

    이제, 5개의 비트를 다음과 같이 나눈다.
    - 1번 비트: 패리티 비트
    - 2번 비트: 정보 비트
    - 3번 비트: 정보 비트
    - 4번 비트: 정보 비트
    - 5번 비트: 정보 비트

    각 정보 비트는 2의 거듭제곱에 해당하는 위치에 배치된다. 따라서, 2번 비트는 2^1=2, 3번 비트는 2^2=4, 4번 비트는 2^3=8의 위치에 배치된다.

    패리티 비트는 각 정보 비트의 합이 짝수가 되도록 설정한다. 따라서, 1번 비트는 2, 4, 8번 비트의 합이 짝수가 되도록 설정한다. 즉, 1번 비트는 1, 3, 4번 비트의 값을 XOR 연산한 결과가 된다.

    따라서, 1011 의 짝수 패리티 해밍코드는 다음과 같다.
    - 1번 비트: 1 (1 XOR 0 XOR 1 = 0)
    - 2번 비트: 0
    - 3번 비트: 1
    - 4번 비트: 1
    - 5번 비트: 1

    따라서, 보기에서 정답이 "0110011" 인 이유는 각 비트의 합이 짝수가 되도록 패리티 비트를 설정한 결과이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

50. 시프트 레지스터(shift register)를 만드는데 가장 적합한 플립플롭은?

  1. RS 플립플롭
  2. D 플립플롭
  3. T 플립플롭
  4. JK 플립플롭
(정답률: 73%)
  • 시프트 레지스터는 데이터를 순차적으로 이동시키는 레지스터이므로, 입력 데이터가 현재 상태와 함께 다음 상태로 전이되어야 합니다. 이러한 동작을 수행하는 플립플롭은 D 플립플롭입니다. D 플립플롭은 입력 데이터를 현재 상태와 함께 저장하고, 클럭 신호가 들어오면 저장된 데이터를 출력하고 새로운 입력 데이터를 저장합니다. 따라서 D 플립플롭은 시프트 레지스터를 구현하는 데 가장 적합한 플립플롭입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

51. 아래 펄스발생기 중에서 한 상태에서만 안정되고 다른 상태에서는 불안정하여 일정한 시간 후에는 안정상태로 돌아가는 회로는?

  1. 비안정 멀티바이브레이터
  2. 다안정 멀티바이브레이터
  3. 쌍안정 멀티바이브레이터
  4. 플립플롭
(정답률: 75%)
  • 다안정 멀티바이브레이터는 한 상태에서만 안정되고 다른 상태에서는 불안정하여 일정한 시간 후에는 안정상태로 돌아가는 회로이다. 이러한 특성은 회로 내부의 양향성 요소들이 서로 상호작용하여 한 상태에서는 양향성 요소들이 양쪽으로 균형을 이루고 안정상태를 유지하지만, 다른 상태에서는 균형이 깨져서 양향성 요소들이 한쪽으로 치우치면서 불안정해지기 때문이다. 이러한 특성을 이용하여 다안정 멀티바이브레이터는 주기적인 펄스를 발생시키는데 사용된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

52. 다음과 같이 연결된 RS 플립플롭은 어떤 플립플롭과 같은 기능을 하는가?

  1. D 플립플롭
  2. T 플립플롭
  3. JK 플립플롭
  4. 마스터-슬레이브 플립플롭
(정답률: 64%)
  • 위의 RS 플립플롭은 S와 R 입력이 모두 0일 때 이전 상태를 유지하고, S와 R 입력이 모두 1일 때는 출력이 불확정 상태가 되는 문제가 있다. 이러한 문제를 해결하기 위해 T 플립플롭이 개발되었다. T 플립플롭은 S와 R 입력 대신 T 입력을 사용하며, T 입력이 1일 때는 이전 상태의 반대로 출력이 변경되고, T 입력이 0일 때는 이전 상태를 유지한다. 따라서 T 플립플롭은 RS 플립플롭의 문제를 해결하면서도 같은 기능을 수행할 수 있다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

53. JK 플립플롭에서 J=1, K=1 일 때의 출력 결과는?

  1. 0
  2. 1
  3. 불변
  4. 반전
(정답률: 78%)
  • JK 플립플롭은 입력 신호에 따라 출력이 변하는 회로이다. J=1, K=1 일 때는 이전 상태와 반대로 출력이 바뀌게 되므로 "반전"이라는 답이 나온다. 이는 JK 플립플롭의 동작 원리에서 J와 K가 모두 1일 때, 이전 상태와 반대로 출력이 바뀌는 것을 의미하기 때문이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

54. 다음 논리회로의 출력 D를 불대수 식으로 간략화하여 옳게 나타낸 것은?

(정답률: 73%)
  • D = (A'B + AB')C + AC' = A'C' + BC + AB'C' = A'C' + BC
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

55. 5개의 플립플롭으로 구성된 상향 계수기의 모듈러스(modulus)와 이 계수기로 계수 할 수 있는 최댓값은?

  1. modulus : 32 최댓값 : 31
  2. modulus : 31 최댓값 : 32
  3. modulus : 6 최댓값 : 32
  4. modulus : 5 최댓값 : 32
(정답률: 71%)
  • 상향 계수기는 가장 낮은 자리수부터 1씩 증가시키면서 계수를 표현하는데, 이때 가장 높은 자리수에서는 자리올림이 발생할 수 있습니다. 따라서 5개의 플립플롭으로 구성된 상향 계수기에서는 최댓값이 31이 됩니다. 이는 5개의 플립플롭으로 표현할 수 있는 이진수의 최댓값이 11111(2)이기 때문입니다. 모듈러스는 계수기가 표현할 수 있는 최댓값에 1을 더한 값이 됩니다. 따라서 이 문제에서는 modulus가 32가 되며, 이는 5개의 플립플롭으로 표현할 수 있는 이진수의 개수와 같습니다. 다른 보기들은 계수기의 표현 범위를 벗어나거나, 모듈러스와 최댓값이 서로 바뀌어있기 때문에 올바르지 않습니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

56. 다음은 2개 입력 A,B를 가지는 NAND게이트의 진리표이다. z0,z1,z2,z3에 알맞은 이진 값은?

  1. 0001
  2. 0111
  3. 1110
  4. 0110
(정답률: 78%)
  • NAND 게이트는 두 입력이 모두 1일 때 0을 출력하고, 그 외에는 1을 출력한다. 따라서 입력 A,B가 각각 0,0일 때만 1을 출력하므로 z0,z1,z2,z3의 값은 각각 1,0,0,0이다. 따라서 정답은 "1110"이다.

    보기에서 "0001"은 입력 A,B가 각각 0,1일 때 출력이 1이 되는 경우이고, "0111"은 입력 A,B가 각각 1,0일 때 출력이 1이 되는 경우이다. "0110"은 입력 A,B가 각각 1,1일 때 출력이 0이 되는 경우이다. 따라서 이들은 진리표와 일치하지 않으므로 정답이 될 수 없다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

57. 10진수 22를 3초과 코드(Excess-3 code)로 변환한 것은?

  1. 0101 0101
  2. 1011 1100
  3. 0011 1011
  4. 1100 1100
(정답률: 81%)
  • 10진수 22를 3초과 코드로 변환하려면 먼저 3을 더한 값인 25를 2진수로 나타내야 한다. 25를 2진수로 나타내면 11001이 된다. 이제 이 2진수에 각 자리마다 3을 더한 값을 취하면 된다. 따라서 11001에 각 자리마다 3을 더한 값은 11001 + 0011 = 11000 + 0100 + 0001 = 11011이 된다. 이 값을 3초과 코드로 나타내면 0101 0101이 된다. 따라서 정답은 "0101 0101"이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

58. 일반적으로 n비트의 2진 병렬가산기는 어떻게 구성되는가?

  1. 2n개의 반가산기로 구성된다.
  2. 2n개의 전가산기로 구성된다.
  3. n개의 반가산기로 구성된다.
  4. n개의 전가산기로 구성된다.
(정답률: 53%)
  • 2진 병렬가산기는 두 개의 이진수를 더하는데 사용되며, 각 자리수마다 반가산기 혹은 전가산기를 사용하여 덧셈을 수행한다. 반가산기는 두 개의 비트를 더하는데 사용되며, 자리올림(carry) 비트를 출력하지 않는다. 반면 전가산기는 두 개의 비트와 자리올림 비트를 더하는데 사용되며, 자리올림 비트를 출력한다. 따라서 n비트의 2진 병렬가산기는 각 자리수마다 전가산기를 사용하여 덧셈을 수행하므로 n개의 전가산기로 구성된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

59. 한 플립플롭의 출력이 다른 플립플롭을 구동시키는 계수기는?

  1. 링 계수기
  2. 존슨 계수기
  3. 트위스트링 계수기
  4. 직렬 계수기
(정답률: 64%)
  • 직렬 계수기는 한 플립플롭의 출력이 다른 플립플롭을 구동시키는 계수기이다. 이는 각 플립플롭이 이전 플립플롭의 출력을 입력으로 받아 다음 플립플롭을 구동시키는 방식으로 동작한다. 따라서 직렬 계수기가 정답이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

60. 우측이동 레지스터가 1001을 기억하고 있을 때, 클럭펄스가 2개 인가되면 각단의 값은? (단, 입력 데이터는 0 이다.)

  1. 0100
  2. 0110
  3. 1001
  4. 0010
(정답률: 63%)
  • 우측이동 레지스터는 입력 데이터가 0이므로, 현재 기억하고 있는 값인 1001을 우측으로 1칸씩 이동시킨다. 이동 후에는 값이 0100이 되는데, 이 값을 다시 한 번 우측으로 1칸씩 이동시키면 0010이 된다. 따라서 클럭펄스가 2개 인가되면 우측이동 레지스터의 출력값은 "0010"이 된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

4과목: 집적회로 설계이론

61. 동적 CMOS 로직과 거의 같으나, 출력단에 인버팅 래치가 달려있는 점이 다른 로직은?

  1. 카미노 로직
  2. 슈도 로직
  3. 도미노 로직
  4. 트랜스 로직
(정답률: 76%)
  • 도미노 로직은 동적 CMOS 로직과 거의 같으나, 출력단에 인버팅 래치가 달려있는 로직이다. 이 래치는 입력 신호가 높아지면 출력이 낮아지고, 입력 신호가 낮아지면 출력이 높아지는 동작을 한다. 이러한 래치의 동작으로 인해, 입력 신호가 변화할 때마다 출력이 바로 반영되는 것이 아니라, 일정 시간이 지난 후에 한 번에 출력이 갱신되는 특징을 가진다. 이로 인해, 도미노 로직은 동적 CMOS 로직보다 더 높은 속도와 더 낮은 전력 소모를 가지는 장점을 가진다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

62. nMOS 인버터의 레이아웃 설계에서 A를 풀다운 트랜지스터 그리고 B를 풀업 트랜지스터라고 할 경우 A의 게이트 폭과 길이는 각각 4λ, 2λ 이고 B게이트의 폭과 길이를 각각 2λ, 8λ 라고 하면 이 인버터가 정상동작을 위하여 필요로 하는 형상비(ratio circuit)는 얼마인가?

  1. 2
  2. 4
  3. 6
  4. 8
(정답률: 62%)
  • 형상비는 풀다운 트랜지스터의 W/L 비율과 풀업 트랜지스터의 W/L 비율의 비율을 의미한다. 따라서 A의 W/L 비율은 2이고 B의 W/L 비율은 0.25이다. 따라서 형상비는 2/0.25 = 8이다. 따라서 정답은 "8"이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

63. 집적회로 레이아웃 설계에서 제일 처음 해야 할 일은?

  1. 평면 계획
  2. 블록 레이아웃
  3. 블록 배치
  4. 배선
(정답률: 83%)
  • 집적회로 레이아웃 설계에서 제일 처음 해야 할 일은 평면 계획을 수립하는 것입니다. 이는 전체 회로를 구성하는 블록들을 어떻게 배치할지를 결정하는 것으로, 회로의 크기와 기능, 배선 등을 고려하여 최적의 레이아웃을 구성하는 것입니다. 따라서 평면 계획이 먼저 수립되어야 블록 레이아웃, 블록 배치, 배선 등의 작업이 이어질 수 있습니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

64. 회로의 물리적인 크기만 스케일링할 때 소자 파라미터와 스케일링 비율이 바르게 연결되지 않은 것은? (단, 물리적 스케일링 비율은 α이다.)

  1. 게이트 채널 길이(L)는 1/α로 스케일링 된다.
  2. 게이트 채널 폭(W)은 1/α로 스케일링 된다.
  3. 게이트 산화막 두께(D)는 1/α로 스케일링 된다.
  4. 게이트 기생 접합 커패시턴스(Cj)는 1/α로 스케일링 된다.
(정답률: 76%)
  • 게이트 산화막 두께(D)는 1/α로 스케일링 된다. 이유는 게이트 산화막 두께는 소자의 전기적 특성을 결정하는 중요한 파라미터 중 하나이기 때문이다. 산화막 두께가 작을수록 게이트와 채널 사이의 전하 이동이 더 쉬워지므로 전류가 더 높아지고, 그만큼 전압도 더 높아져서 소자의 전기적 특성이 크게 바뀌게 된다. 따라서 물리적인 크기만 스케일링할 때에도 산화막 두께를 적절하게 조절해야 하며, 이를 위해 스케일링 비율과 산화막 두께의 관계는 1/α로 설정된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

65. CMOS 제조 과정에서는 nMOS와 pMOS 트랜지스터를 만들 때 생기는 n층과 p층간의 결합(n-p-n-p 또는 p—n-p-n-)에 의해 기생 트랜지스터가 구성되는데, 이 기생 트랜지스터가 결합되어 Vdd와 Vss사이에 전류 통로가 형성되는 현상은?

  1. 단락(Short)
  2. 래치업(Latch-up)
  3. 상호연결 기생요소
  4. ESD(Electrostatic Discharge)
(정답률: 85%)
  • 기생 트랜지스터가 결합되어 전류 통로가 형성되면, 이 통로는 양방향으로 전류가 흐를 수 있게 되어 양쪽 방향에서 전압이 인가되면 전류가 계속해서 흐르게 되는데, 이러한 상황에서는 전류가 과도하게 흐르게 되어 CMOS 소자가 손상될 수 있습니다. 이러한 현상을 래치업(Latch-up)이라고 합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

66. 다음 VHDL 관련 표준에서 다중 값 논리를 규정한 부분은?

  1. IEEE std_1076
  2. IEEE std_1076.4
  3. IEEE std_1164
  4. IEEE std_1076.3
(정답률: 72%)
  • 다중 값 논리를 규정한 표준은 "IEEE std_1164"이다. 이 표준은 VHDL에서 다중 값 논리를 표현하기 위한 라이브러리를 제공한다. 이 라이브러리는 다중 값 논리를 나타내는 데이터 형식과 연산자를 정의하며, VHDL에서 다중 값 논리를 사용할 수 있도록 한다. 이를 통해 VHDL에서 시뮬레이션 및 디자인 검증을 보다 정확하게 수행할 수 있다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

67. 다음 중 MOSFET 특성이 아닌 것은?

  1. 세 개의 층(금속, 산화층, 반도체)이 적층구조를 형성한다.
  2. 스위치 역할을 수행하여 전류의 흐름을 차단 또는 연결한다.
  3. 전류흐름에 전자와 정공이 모두 작용한다.
  4. 금속 층의 대용으로 현재는 다결정 실리콘을 사용한다.
(정답률: 59%)
  • "전류흐름에 전자와 정공이 모두 작용한다."는 MOSFET의 특성이 아니라 일반적인 반도체 소자의 특성이다. MOSFET는 게이트 전압에 따라 채널에 전자를 유도하여 전류를 제어하는 소자로, 전자만이 작용한다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

68. nMOSFET의 반전 모드에서 게이트 전압을 증가(VG ＞ 0) 시키면 산화층과 실리콘의 경계면에 캐리어가 정공에서 전자로 바뀌게 되는데, 이때 형성된 층을 무엇이라고 하는가?

  1. 채널
  2. 공핍층
  3. 핀치오프
  4. 금속층
(정답률: 73%)
  • 반전 모드에서 게이트 전압을 증가시키면 산화층과 실리콘의 경계면에 캐리어가 정공에서 전자로 바뀌게 되어, 이전에는 공핍층이 형성되어 있던 부분에 전자가 채워지면서 채널이 형성됩니다. 따라서 정답은 "채널"입니다. 공핍층은 반대로 전자가 부족한 층을 말하며, 핀치오프는 채널이 완전히 차단되는 현상을 말하며, 금속층은 반도체와 금속 사이에 형성되는 접합을 말합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

69. 다음 중 IC 패키지 타입이 아닌 것은?

  1. DIP
  2. SMP
  3. PLCC
  4. QFP
(정답률: 69%)
  • "SMP"는 IC 패키지 타입이 아니라서 정답이다. SMP는 Surface Mount Package의 약자로, 표면실장형 패키지를 의미한다. 하지만, DIP, PLCC, QFP는 모두 IC 패키지 타입이다. DIP는 Dual In-line Package, PLCC는 Plastic Leaded Chip Carrier, QFP는 Quad Flat Package의 약자이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

70. MOS 동적 논리회로를 정적논리와 비교한 것 중 장점에 해당하지 않는 것은?

  1. 부하소자가 on 되었을 때만 전력을 소모하는 회로를 설계할 수 없다.
  2. 스위칭 동작으로 인하여 정적 논리회로에 비해 전력 소모가 크다.
  3. 시스템의 타이밍 문제를 간소화할 수 있다.
  4. 클럭을 사용하기 때문에 클럭 부하를 갖는다.
(정답률: 50%)
  • 정적 논리회로는 입력 신호가 바뀌지 않는 한 출력 신호가 변하지 않기 때문에 부하소자가 on 되었을 때만 전력을 소모하는 회로를 설계할 수 있지만, MOS 동적 논리회로는 입력 신호가 바뀔 때마다 출력 신호가 변하기 때문에 부하소자가 on 되었을 때만 전력을 소모하는 회로를 설계할 수 없다. 이는 MOS 동적 논리회로가 스위칭 동작으로 인해 전력 소모가 크기 때문이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

71. 전압 제어 소자인 MOS FET를 기본 소자로 사용한 것은?

  1. CMOS
  2. TTL
  3. ECL
  4. SOI
(정답률: 81%)
  • MOS FET는 전압 제어 소자로서 소비 전력이 적고 높은 속도로 동작할 수 있기 때문에 CMOS 기술에서 기본 소자로 사용된다. CMOS는 MOS FET를 이용하여 구성된 논리 회로 기술로, 소비 전력이 적고 높은 집적도를 가지며, 대부분의 디지털 시스템에서 사용된다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

72. 다음 중 MOS 트랜지스터를 만드는 공정기술이 아닌 것은?

  1. n-well 공정
  2. twin-well 공정
  3. SOI(Silicon On Insulator) 공정
  4. bipolar 공정
(정답률: 74%)
  • MOS 트랜지스터는 양극성(bipolar) 공정이 아닌 공정으로 만들어진다. MOS 트랜지스터는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)이라는 이름에서 알 수 있듯이 금속-산화물-반도체 필드 효과 트랜지스터로, 반도체에 산화물을 코팅하여 게이트를 만들고, 이를 통해 전류를 제어하는 방식으로 동작한다. 따라서 MOS 트랜지스터를 만드는 공정 기술은 n-well 공정, twin-well 공정, SOI(Silicon On Insulator) 공정 등이 있다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

73. 게이트 어레이 방식 설계에 대한 설명으로 옳지 않은 것은?

  1. 웨이퍼를 절약할 수 있다.
  2. 칩 제조 공정의 시간이 절약된다.
  3. 회로 설계의 유연성이 증가한다.
  4. 표준 셀 방식보다 칩의 크기가 작다.
(정답률: 68%)
  • 표준 셀 방식보다 칩의 크기가 작다는 설명은 옳지 않습니다. 게이트 어레이 방식은 표준 셀 방식보다 더 큰 크기의 칩을 만들 수 있기 때문입니다. 게이트 어레이 방식은 웨이퍼를 절약할 수 있고, 칩 제조 공정의 시간을 절약하며, 회로 설계의 유연성을 증가시킬 수 있습니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

74. NAND 게이트 함수를 정적 CMOS 로직으로 설계할 경우 nMOS 로직과 pMOS 로직 구현을 위한 부울 식을 올바르게 표현한 것은?

  1. pMOS 로직의 경우 nMOS 로직의 경우
  2. pMOS 로직의 경우 nMOS 로직의 경우
  3. pMOS 로직의 경우 nMOS 로직의 경우
  4. pMOS 로직의 경우 nMOS 로직의 경우
(정답률: 59%)
  • 정답은 "pMOS 로직의 경우 nMOS 로직의 경우 " 입니다.

    NAND 게이트는 두 입력이 모두 1일 때 출력이 0이 되는 논리 게이트입니다. 이를 CMOS 로직으로 구현하기 위해서는 nMOS 로직과 pMOS 로직을 조합하여 만들어야 합니다.

    pMOS 로직에서는 입력이 1일 때 pMOS 트랜지스터가 켜져서 출력이 0이 되도록 합니다. 따라서 입력이 A, B일 때 pMOS 로직은 (A+B)'와 같은 부울 식으로 표현할 수 있습니다.

    nMOS 로직에서는 입력이 0일 때 nMOS 트랜지스터가 켜져서 출력이 1이 되도록 합니다. 따라서 입력이 A, B일 때 nMOS 로직은 (A'B')와 같은 부울 식으로 표현할 수 있습니다.

    따라서 정답은 "pMOS 로직의 경우 nMOS 로직의 경우 " 입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

75. 다음 회로와 같은 nMOS의 병렬구조에 대한 설명 중 틀린 것은?

  1. OR 게이트 구조이다.
  2. a = 0, b = 1 일 때, 스위치 ON 상태이다.
  3. a = 1, b = 1 일 때, 스위치 OFF 상태이다.
  4. a = 1, b = 0 일 때, 스위치 ON 상태이다.
(정답률: 83%)
  • "OR 게이트 구조이다."는 회로의 구조에 대한 설명이므로 틀린 것이 아니다.

    "a = 1, b = 1 일 때, 스위치 OFF 상태이다."는 틀린 설명이다. 이는 nMOS의 동작 원리를 이해하지 못한 것이다. nMOS는 게이트에 양의 전압이 인가되어야 채널이 형성되어 전류가 흐르게 되는데, a와 b 모두 1일 때 게이트에 인가되는 전압이 0V이므로 채널이 형성되지 않아 스위치는 ON 상태가 된다. 따라서 정답은 "a = 1, b = 1 일 때, 스위치 ON 상태이다."이다.

    "a = 0, b = 1 일 때, 스위치 ON 상태이다."와 "a = 1, b = 0 일 때, 스위치 ON 상태이다."는 모두 올바른 설명이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

76. MOS 트랜지스터에서 게이트 출력이 “1” 또는 “0” 레벨에 있을 경우 DC 전력을 거의 소모하지 않는 디바이스는?

  1. n-MOS
  2. p-MOS
  3. I-MOS
  4. CMOS
(정답률: 83%)
  • CMOS는 n-MOS와 p-MOS를 조합한 구조로, 게이트 출력이 “1” 또는 “0” 레벨에 있을 경우에도 전류가 흐르지 않아 DC 전력 소모가 거의 없습니다. 따라서 CMOS가 게이트 출력이 고정된 상태에서도 저전력 소모가 가능한 디바이스입니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

77. 다음 중 디지털 회로 설계에서 회로 추출(circuit extraction)에 관한 설명 중 옳은 것은?

  1. 전체 시스템 관점에서 서례회로를 분할하는 과정
  2. 타이밍(timing)을 검증하는 과정
  3. 실제회로의 배치구도를 잡는 과정
  4. 회로 전반에서 발생하는 지연시간 등을 뽑아주는 과정
(정답률: 67%)
  • 디지털 회로 설계에서 회로 추출은 회로 전반에서 발생하는 지연시간 등을 뽑아주는 과정입니다. 이 과정은 디지털 회로의 동작을 정확하게 분석하고 최적화하는 데 필요합니다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

78. CMOS 디지털 집적회로의 동적 전력소모에 대한 설명으로 틀린 것은?

  1. 전원 전압이 클수록 증가한다.
  2. 동작 주파수가 클수록 감소한다.
  3. 커패시턴스 성분이 클수록 증가한다.
  4. 전력소모가 크면 동작온도가 증가한다.
(정답률: 60%)
  • "동작 주파수가 클수록 감소한다."라는 설명이 틀린 것이다. 실제로는 동작 주파수가 증가할수록 전력소모가 증가한다. 이는 CMOS 디지털 집적회로에서 스위칭 손실이 발생하기 때문이다. 스위칭 손실은 전력을 소모하는 주요 요인 중 하나이며, 동작 주파수가 높을수록 스위칭 손실이 증가하기 때문에 전력소모도 증가한다. 따라서 동작 주파수가 클수록 전력소모도 증가한다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

79. 정적 CMOS 로직(static CMOS logic)에 대한 설명으로 틀린 것은?

  1. 서로 반대로 동작하는 nMOS와 pMOS를 이용하여 풀업과 풀다운(pull-down)의 동작을 대칭적으로 시키는 회로이다.
  2. nMOS 트랜지스터의 개수와 pMOS 트랜지스터의 개수가 같다.
  3. 시간이 비교적 많이 경과해도 출력전압이 변하지 않는 대신 동적회로보다 속도가 빠르다.
  4. nMOS 트랜지스터가 직렬 연결된 부분에 해당하는 pMOS 트랜지스터 부분은 병렬연결된다.
(정답률: 56%)
  • 정적 CMOS 로직에 대한 설명 중 "시간이 비교적 많이 경과해도 출력전압이 변하지 않는 대신 동적회로보다 속도가 빠르다."는 옳은 설명이다. 이는 정적 CMOS 로직이 전력 소모가 적고, 안정적인 출력을 제공하기 때문이다. 동적 CMOS 로직은 전력 소모가 많고, 출력이 불안정할 수 있지만, 빠른 속도를 제공한다는 특징이 있다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

80. n채널 증가형 MOSFET에서 VGS = -5V, VDS = 13V일 때, 드레인에 흐르는 전류는 얼마인가?

  1. 26[mA]
  2. 3.6[mA]
  3. 6.3[mA]
  4. 0[mA]
(정답률: 70%)
  • n채널 증가형 MOSFET에서 VGS = -5V이므로 MOSFET은 전류가 흐르지 않는 상태인 "cutoff region"에 있다. 따라서 드레인에 흐르는 전류는 0[mA]이다.
profile_image
1

*오류신고 접수시 100포인트 지급해드립니다.

< 이전회차목록 다음회차 >